[发明专利]用于集成电路设备的异构物理介质附件电路系统

说明书

技术领域

本公开涉及集成电路(“IC”)。本发明可以涉及有关被设计用于相对通用用途而非在IC的设计与制作之前已被完全指定仅有一个特定用途的IC。这种相对通用IC的示例是现场可编程门阵列(“FPGA”)、可编程逻辑设备(“PLD”)、可编程微控制器等等。设计、制作(制造)和出售这类通用设备，从而它们能够支持各种用户典型的不同需求。每个用户都能够定制IC(例如，通过编程IC)来执行该用户所需的特定功能。

这类相对通用IC的制造者通常希望能够提供面向市场的不同部分的一系列此类产品。例如，这类市场的一个部分可以包括需要能够支持在系统中的多个设备之间(例如在多个IC之间)的数据的极高速度通信IC的用户。可以支持这类高速通信的通用IC往往相对昂贵；但是对于需要这类高速能力的用户而言，成本是合理的。相对通用IC的另一类别用户可能并不需要这类高速数据通信能力。市场的这一部分并不希望支付高速设备的成本，而是寻找不具备高速能力的较低成本的设备。

除了上述两种类别的用户之外，还有一些主要需要相对低速能力但还需要一些有限高速能力的用户。例如，这类用户可能需要能够处理若干相对低速串行数据信号以及一些高速串行数据信号的IC。相对低廉的全低速IC不能满足用户的这个需求；但是全高速IC(尽管它可以满足用户的需求)可能过于昂贵，超出用户支付的意愿。为了更经济地迎合这种类型用户的需求(以及增加基本低成本IC设计的市场渗透(销售量))，在主要被设计用于支持相对低速数据通信的相对低速低成本的IC中经济且有效地包括一些高速数据通信能力是有利的。

发明内容

根据本公开某些可能的方面，集成电路(“IC”)包括物理介质接入或附件(attachment)(“PMA”)电路系统，物理介质接入或附件电路系统继而包括用于串行数据信号的两个不同种类的收发机信道。一种收发机信道适配用于收发(发射和/或接收)相对低速的串行数据信号。另一种收发机信道适配用于收发相对高速的串行数据信号。高速信道可以备选地可用为锁相环(“PLL”)电路系统，该锁相环电路系统用于提供时钟信号供其它高速信道和/或低速信道使用。低速信道可以备选地能够从单独的低速PLL电路系统获取时钟信号。

根据附图，本公开进一步特征及其本质和各种优势将更显而易见。

附图说明

图1是根据本公开的某些可能方面可构建的电路系统的示意性实施方式简化框图。

图2是已知电路配置的简化框图。

图3是另一已知电路配置的简化框图。

图4是又一已知电路配置的简化框图。

图5是根据本公开的某些可能方面电路示意性实施方式的简化框图。

图6是表示图5中某些部件的代表性部件的示意性实施方式的简化框图。

图7是表示图5中某些其它部件的代表性部件的示意性实施方式的简化框图。

图8是图5示出的内容与根据本公开的某些可能方面示出的更多电路系统一起的示例性实施方式。

图9是图8所示内容的根据本公开的某些可能方面的示例性的备选实施方式。

图10是可以用于本公开中其它地方的不同组件的电路系统的示例性实施方式简化框图。

图11是可以用于本公开中其它地方的不同组件的其它电路系统的示例性实施方式简化框图。

图12是可以用于本公开中其它地方的不同组件的又一些其它电路系统的示例性实施方式简化框图。

图13是可以用于本公开中其它地方的不同组件的再一些的电路的示例性实施方式简化示意框图。

具体实施方式

图1中所示了可以根据本公开构建的典型IC 10。IC 10可以是相对通用的设备，诸如FPGA、PLD、可编程微控制器等等。术语“可编程集成电路”、“可编程IC”、“可配置集成电路”、或“可配置IC”中的任何可以被用作所有这类相对通用设备的通用术语。此外，术语“通用”某些时候还将用于替代“相对通用”以简化词语。但是应当理解的是，这些术语基本上具有相同的含义，即在设备能够支持的需求范围内，能够满足若干不同需求中任意的设备。

回到图1，设备10示为包括物理介质附件或接入(“PMA”)电路系统20，以及核心电路系统30。PMA电路系统20可以包括若干收发机电路系统的信道。每个这类收发机信道可以从IC 10外部的源接收串行数据信号。备选地或附加地，每个这类收发机信道可以向IC 10外部的目的地发射串行数据信号。