[发明专利]在双稳态元件的群集状态中对多电平存储器进行概率性编程的方法和设备

说明书

根据35U.S.C.§119主张优先权

本专利申请案主张2010年5月6日申请的题目为“使用具有概率性编程的STT-MTJ阵列来实施非易失性多电平存储器单元(MLC)的方法和设备(Method and Apparatus ofUsing STT-MTJ Array with Probabilistic Programming to Implement Non-VolatileMulti-Level Memory Cell(MLC))”的第61/331,929号临时申请案的优先权，所述临时申请案转让给本受让人且特此以引用方式明确地并入本文。

技术领域

本发明的技术领域涉及双稳态电阻式元件非易失性存储器，且更具体来说涉及自旋力矩转移(STT)磁性隧道结(MTJ)存储器单元。

背景技术

STT-MTJ被视为用于下一代非易失性存储器的有前景的技术，因为其已知的潜在特征包含快速切换、高切换循环耐久性、低功率消耗以及延长的无功率归档存储。

在操作中，STT-MTJ元件可通过使一个电“写入”电流穿过其若干层而在两个彼此相反的稳定磁化状态——“平行”(P)与“反平行”(AP)之间切换。假定写入电流高于给定临界点(CPT)，则STT-MTJ将切换到由写入电流的方向引起的P或AP中。常规的STT-MTJ存储器单元存储一个位，其中P和AP状态中的一者经指派以表示第一二进制值，例如“0”，且另一者经指派以表示第二二进制值，例如“1”。所存储的二进制值可被读取，因为STT-MTJ元件在P状态中具有比AP状态低的相对电阻。

常规的STT-MTJ存储器采用经设计和构造以注入写入电流的写入电路，所述写入电流具有足够高的量值和足够长的持续时间以确保其将STT-MTJ元件切换到正确的P/AP状态——具有为1的概率目标。STT-MTJ存储器的常规设计基本原理因此是被限制于例如SRAM等常规存储器的设计范例的“确定性”写入，在常规存储器中存储器元件的切换是确定性的。

然而，确定性STT-MTJ写入的常规设计基本原理一定包含在可能的最完全程度上避免如下事实的设计规则：STT-MTJ元件不具有发生AP→P或P→AP切换的精确可重复的阈值。

在图1的仿真曲线图100中说明此原因。所包含的仿真曲线图102A展示STT-MTJ元件切换P/AP状态随着脉冲宽度t而变的实例概率，其使用高于CPT的写入脉冲104电流电平。作为对比，图1的仿真曲线图102B展示STT-MTJ元件切换P/AP状态随着脉冲宽度t而变的概率，但其使用低于CPT的写入脉冲106电流电平。如所说明，虽然仍以脉冲宽度为条件，但在增加的写入电流电平下，切换概率比在较低脉冲电流电平下所见的概率更急剧地增加。

因此，以常规确定性编程获得可接受的写入性能，意味着在无过量脉冲宽度的情况下低于给定最大位错误率(BER)的写入错误率，通常必须大体上高于CPT的写入电流电平。这在图2的曲线图200由脉冲宽度202对切换概率204进一步说明，其中仿真切换概率曲线206对应于高于临界电平的写入电流。点2050展示对于接近1的切换概率所需的实例脉冲持续时间。在常规确定性编程中必要的这些脉冲电流电平和持续时间消耗额外功率且花费额外时间来努力实现确定性切换。参见图2，有关于此，概率曲线220对应于远低于CPT的电流，其上的点2052展示实例读取点。

另外，常规STT-MTJ存储器需要用于每一STT-MTJ电阻式元件的读取/写入存取和控制电路。常规STT-MTJ存储器因此需要用于每一位存储的完整STT-MTJ存储器单元。此外，在每一存储器单元中，STT-MTJ元件占据面积通常占据单元面积的一小部分。将n行乘m列(下文为“n x m”)的大小的STT-MTJ阵列增加到m和n的较大值并不能消除此低效率。

发明内容

一个实施例提供一种磁性随机存取存储器(MRAM)多电平单元，其具有：至少一个晶体管，其用于存取控制；以及N个概率性双稳态切换元件的群集。所述群集可具有第一群集编程电流端子和第二群集编程电流端子。在一个方面中，所述概率性双稳态切换元件以群集拓扑耦合，其中响应于接收到从所述第一群集编程电流端子和所述第二群集编程电流端子中的一者传递的编程电流，所述群集具有切换到至少N+1个可能的电阻率等级中的非零概率。