[实用新型]一种时钟动态切换电路

权利要求书

1.一种时钟动态切换电路，包括时钟同步电路和时钟选择器，其特征在于：

所述时钟同步电路包括两个或更多个时钟路径，并且每个时钟路径分别由两个D触发器和一个锁存器级联构成；

所述时钟选择器在选择控制信号的控制之下从两个或更多个时钟信号中选择源时钟信号和目的时钟信号；

所述时钟选择器的输出连接到每个时钟路径上的每个D触发器的时钟输入端；以及

每个时钟信号分别输入到各自的时钟路径上的锁存器的时钟输入端，并且所述源时钟信号输入到第一时钟路径上的第一锁存器的时钟输入端，并且所述目的时钟信号输入到第二时钟路径上的所述第二锁存器的时钟输入端。

2.如权利要求1所述的时钟动态切换电路，还包括复位生成器，所述复位生成器生成多个复位信号以分别输入每个所述时钟路径是的锁存器的控制端。

3.如权利要求1或2所述的时钟动态切换电路，其中，将所述选择控制信号输入所述第二时钟路径，将所述选择控制信号反相后输入所述第一时钟路径，并且每个时钟路径的输入端还接收全部其它时钟路径的反馈信号。

4.如权利要求2所述的时钟动态切换电路，其中：

所述复位生成器确定所述第一时钟路径的所述D触发器的输入端是否为0，并且所述第一锁存器的输出端是否为1。

5.如权利要求4所述的时钟动态切换电路，其中：

如果所述复位生成器确定所述第一时钟路径的所述D触发器的输入端为0，并且所述第一锁存器的输出端也为0，则判断所述源时钟停在了低电平上；并且

如果所述复位生成器确定所述第一时钟路径的所述D触发器的输入端为0，并且所述第一锁存器的输出端为1，则所述计数器清零并且接着所述复位生成器确定所述第一时钟路径的所述D触发器的输出端是否为0，并且所述第一锁存器的输出端是否为1。

6.如权利要求5所述的时钟动态切换电路，其中：

如果所述复位生成器确定所述第一时钟路径的所述D触发器的输出端为0，并且所述第一锁存器的输出端为1，则判断所述源时钟停在了高电平上；并且

所述计数器开始计数，在计数多个周期之后生成所述第一复位信号将所述第一时钟路径上的锁存器复位。

7.如权利要求5或6所述的时钟动态切换电路，其中：

所述复位生成器确定所述第二时钟路径的所述D触发器的输入端是否为0，并且所述第二锁存器的输出端是否为1。

8.如权利要求7所述的时钟动态切换电路，其中：

如果所述复位生成器确定所述第二时钟路径的所述D触发器的输入端为0，并且所述第二锁存器的输出端也为0，则判断所述目的时钟停在了低电平上；并且

如果所述复位生成器确定所述第二时钟路径的所述D触发器的输入端为0，并且所述第二锁存器的输出端为1，则所述计数器清零并且接着所述复位生成器确定所述第二时钟路径的所述D触发器的输出端是否为0，并且所述第二锁存器的输出端是否为1。

9.如权利要求8所述的时钟动态切换电路，其中：

如果所述复位生成器确定所述第二时钟路径的所述D触发器的输出端为0，并且所述第二锁存器的输出端为1，则判断所述目的时钟停在了高电平上；并且

所述计数器开始计数，在计数多个周期之后生成所述第二复位信号将所述第二时钟路径上的锁存器复位。

10.如权利要求6或9所述的时钟动态切换电路，其中，所述多个周期是8个周期。