[实用新型]基于SoC芯片外部程序安全访问架构

说明书

技术领域

本实用新型涉及安全SoC芯片技术领域，尤其涉及一种基于MCS-52系列SoC芯片外部程序存储管理架构与安全存储方法的基于SoC芯片外部程序安全访问架构及控制方法，用于扩展MCS-52系列SoC芯片中哈佛存储器体系结构、外部程序存储器的分级安全管理，确保指令和敏感数据在安全状态满足要求的前提下的执行、访问与监管，构建信息系统可信根的逐级启动与传递，敏感数据的授权使用，保护SoC芯片资源和应用程序执行的安全性。

背景技术

目前基于MCS-52系列哈佛存储器体系结构的SoC芯片，其存储器组织通常由256字节的内部缓冲存储器RAM、64K字节的外部数据存储器和64K字节的程序存储器组成。对于用户来说存储在外部程序存储器的指令和敏感数据都能被在无任何安全要求的情况下执行与访问，因而对于能进行二次开发的SoC芯片系统来说程序存储区对用户是完全透明的，没有任何安全防护措施来保护程序存储区的程序被非法或非授权用户进行执行和调用，以及敏感数据的越权访问与使用。

对于一个嵌入式安全SoC芯片，其内部存储有各种安全属性不同的敏感数据和程序，SoC芯片运行在不同的安全状态下，可执行不同安全属性的敏感程序和访问不同安全属性的数据，是应用系统对SoC芯片的安全要求，也是可信计算平台信任根传递的基础。对SoC芯片运行时的所有敏感程序和数据实施分级分层的安全防护措施，能有效防止敏感程序的非法执行和越权调用，以及敏感数据的非法访问，提高SoC芯片系统运行的安全性。

发明内容

本实用新型的目的在通过设置外部程序存储区访问属性控制字存储器、存储器工作方式控制寄存器和相应的安全访问控制逻辑电路、访问外部程序存储器的三总线重构逻辑，实现对外部程序存储区程序和敏感数据的分级与分块的安全运行和访问以及多种安全保护策略，构建不同安全等级程序和敏感数据之间“防火墙”功能的基于SoC芯片外部程序安全访问架构及控制方法。

本实用新型的目的是这样实现的：

一种基于SoC芯片外部程序安全访问架构，其特征在于：包括内部缓冲存储器RAM、外部程序存储区安全属性控制存储器PRAMC、存储器工作方式控制寄存器MACR、程序执行安全控制逻辑电路PESCL、外部数据存储器DRAM与程序存储器PROM。存储器工作方式控制寄存器MACR位于SoC芯片的特殊功能寄存器SFR区，其地址为8FH。上述各存储器与寄存器均通过地址总线AB、数据总线DB和控制总线CB与中央处理器单元CPU相连，中央处理器单元CPU通过存储器工作方式控制寄存器MACR设置外部程序存储区安全属性控制存储器PRAMC的工作模式，该存储器的工作模式决定了安全属性控制字与程序块之间的对应关系。中央处理器单元CPU访问程序存储器PROM发出的地址总线信号AB，通过外部程序存储区安全属性控制存储器PRAMC转换后译码指向程序存储器PROM的被访问单元，同时从外部程序存储区安全属性控制存储器PRAMC中得到该单元的访问控制属性即权限控制值，而中央处理器单元CPU发出访问程序存储器PROM的控制总线信号CB，经过PESCL电路对该单元的访问控制权限值与中央处理器单元CPU当前所处的安全状态值进行逻辑运算的控制重组后，与程序存储器PROM的访问控制信号相连，只有当中央处理器单元CPU当前所处的安全状态值大于或等于访问控制权限值时，被访问程序存储器PROM单元数据才能通过数据总线DB送入中央处理器单元CPU，实现数据的访问或程序的执行。在存储器工作方式控制寄存器MACR的控制下，通过外部程序存储区安全属性控制存储器PRAMC和安全访问控制逻辑电路，完成外部程序存储区安全属性控制存储器PRAMC安全静态和动态访问控制方式下的访问或执行属性控制字与相应程序块的对应关系转换，地址总线的动态重构以及控制总线和控制逻辑的重组，确保两种访问控制方式下程序安全执行或数据访问控制功能的实现。