[实用新型]一种带隙基准电压产生电路

说明书

技术领域

本实用新型涉及数模混合集成电路，具体涉及一种带隙基准电压产生电路。

背景技术

精确的基准电压源在A/D、D/A、比较器、电源管理芯片以及其他模拟电路中是十分重要的。对于基准电压源，要求其能克服工艺、电源、温度以及负载变化而保持稳定，并能在标准工艺下制造。带隙基准电压源因具有低温度系数、高电源抑制比、低基准电压以及长期稳定性并与主流CMOS工艺相兼容等优点而得到广泛采用。

设计精密基准电压的主要难点在于如何降低基准电压值的偏差和温度系数。在不采用修正技术的前提下, 这两项指标一般在4% (对于1.2V的基准, 相当于±50 mV)和100ppm/℃左右。

由于工艺波动以及运算放大器引入失调电压的影响，实际制造出来的带隙基准参考电压通常具有较大的温度系数，同时参考电压的绝对值也波动较大，为此通常需要后续校准步骤。在以往设计中，通过采用纯模拟工艺或其它特殊工艺来抑制由工艺引起的波动，并且采用激光修调或其它修调方法对输出参考电压进行校准。另外，为了减小失调电压带来的影响，采用斩波、自调零等技术消除运放失调电压，或通过增大功耗以及芯片面积来降低失调电压。无论采用上述哪种方法，都需要提高成本、增加电路复杂性或者是牺牲电路其它性能，并且具有一定的局限性。

因此，如何利用较低的工艺成本、结构简单的电路设计出温度系数较低和参考电压绝对值稳定的带隙基准电压源，成为目前该领域技术人员迫切需要解决的问题。

实用新型内容

本实用新型为解决现有中带隙基准电压绝对值不稳定的问题，从而提供了一种绝对值稳定的带隙基准电压产生电路。

为解决上述技术问题，本实用新型提供如下技术方案：

一种带隙基准电压产生电路，包括：偏置电路，在外界电源的作用下产生偏置电流；核心电路，连接上述偏置电路，在所述偏置电流的作用下产生输出电压，所述核心电路包括第一译码器和第一修调电路，所述第一译码器根据第一预设值进行译码得到第一修调控制信号，所述第一修调控制信号控制第一修调电路对输出电压进行修调；第二译码器，根据第二预设值进行译码得到第二修调控制信号；第二修调电路，根据第二修调控制信号对基准电压进行修调。

优选地，所述第二修调电路包括复数个电阻和与电阻一一对应的复数个开关，所述第二修调控制信号控制复数个开关的导通和断开；所述复数个电阻串联，其中一个总开关连接电阻串联后的首尾端，其他开关的一端分别连接串联电阻之间的节点，另一端均连接所述总开关的一端。

优选地，所述第二修调电路包括复数个电阻和与电阻一一对应的复数个开关，所述第二修调控制信号控制复数个开关的导通和断开；所述复数个电阻串联，复数个开关均与相应的电阻并联。

优选地，所述第一修调电路包括复数个电阻和与电阻一一对应的复数个开关，所述第一修调控制信号控制复数个开关的导通和断开；所述复数个电阻串联，其中一个总开关连接电阻串联后的首尾端，其他开关的一端分别连接串联电阻之间的节点，另一端均连接所述总开关的一端。

优选地，所述第一修调电路包括复数个电阻和与电阻一一对应的复数个开关，所述第一修调控制信号控制复数个开关的导通和断开；所述复数个电阻串联，复数个开关均与相应的电阻并联。

进一步地，所述核心电路还包括集成运算放大器、第一PMOS管、第二PMOS管、第三PMOS管、第一晶体管、第二晶体管、第三晶体管、第一电阻；集成运算放大器的偏置端连接偏置电路的输出端；所述第一PMOS管的源极、第二PMOS管的源极和第三PMOS管的源极均连接电源，第一PMOS管的栅极、第二PMOS管的栅极和第三PMOS管的栅极均连接在一起并与集成运算放大器的输出端连接；第一晶体管的栅极和集电极、第二晶体管的栅极和集电极以及第三晶体管的栅极和集电极均与地信号连接，第一晶体管的发射极与第一PMOS管的漏极均与集成运算放大器的第一输入端连接，第二晶体管的发射极通过第一电阻与集成运算放大器的第二输入端连接，集成运算放大器的第二输入端连接第二PMOS管的漏极；第三晶体管的发射极通过第一修调电路与第三PMOS管的漏极连接；第一译码器根据第一预设值进行译码得到第一修调控制信号；第一修调电路，根据第一修调控制信号对第三PMOS管漏极的输出电压进行修调。

进一步地，上述第一输入端为负输入端，第二输入端为正输入端。