[实用新型]一种全温度范围补偿的电压基准源无效
申请号: | 201120147123.X | 申请日: | 2011-05-11 |
公开(公告)号: | CN202067172U | 公开(公告)日: | 2011-12-07 |
发明(设计)人: | 周泽坤;王慧芳;傅金;马颖乾;明鑫;张波;李肇基 | 申请(专利权)人: | 电子科技大学 |
主分类号: | G05F1/56 | 分类号: | G05F1/56 |
代理公司: | 电子科技大学专利中心 51203 | 代理人: | 周永宏 |
地址: | 611731 四川省成*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 温度 范围 补偿 电压 基准 | ||
技术领域
本实用新型属于电源技术领域,尤其涉及一种电压基准源的设计。
背景技术
在模拟、数模混合、甚至纯数字电路都需要高精度的电压基准源,如A/D转换器、DRAMS、电源转化器、闪存控制电路等。电压基准源的稳定性直接决定了电路性能的优劣。描述电压基准源稳定性的指标主要有:电源抑制比、温度系数等。为了满足电路在恶劣的外界温度环境下正常工作的要求,电压基准必须具有非常小的温度系数,即非常高的温度稳定性。
电压基准源的功能是向电路中其他功能模块提供基准电压,是模拟集成电路中非常重要的功能模块,常为ADC、DAC、传感器、VCO等电路提供基准电压。传统的带隙基准采用一阶温度补偿,主要靠负温系数的VBE和正温系数的VT来实现。在忽略VBE非线性的情况下,一阶温度系数通常限制在20-100ppm/℃。为了克服此限制,很多高阶补偿技术应运而生,如二阶温度补偿,指数补偿,分段线性补偿,以及采用高值多晶电阻与扩散电阻的与温度相关的电阻率。通过这些技术带隙基准的温度稳定性确实得到了改善,但是它们却增加了一些其它要求,如电流镜匹配性、电源电压的预调整或需要高电阻率的电阻。
实用新型内容
本实用新型的目的是为了解决现有的高阶补偿时电压基准源存在的问题,提出了一种全温度范围补偿的电压基准源。
本实用新型的技术方案是:一种全温度范围补偿的电压基准源,包括启动电路、一阶温度补偿电路、比例叠加输出电路和电流偏置电路,其特征在于,还包括低温高阶补偿电路、高温高阶补偿电路和负反馈回路,其中,启动电路为电压基准源提供启动偏置电压,电流偏置电路为一阶温度补偿电路和负反馈回路提供偏置电流,负反馈回路与一阶温度补偿电路和输出电路相连接,一阶温度补偿电路、低温高阶补偿电路和高温高阶补偿电路通过比例叠加输出电路输出全温度范围内经高阶补偿的电压基准源。
所述电流偏置电路,包括PMOS管MP2、MP3、MP4、MP5、MP6、MP7、MP10、NMOS管MN1,电阻R1,NPN三极管Q3和PNP三极管Q6,其中,PMOS管MP2的栅极和漏极相连接同时接PMOS管MP3、MP4、MP5、MP6和MP7的栅极以及NPN三极管Q3的集电极,PMOS管MP4的源极接MP3的漏极,PMOS管MP3的源极接外接电源,PMOS管MP7的源极接MP6的漏极,PMOS管MP6的源极接外接电源,PMOS管MP7的漏极与PNP三极管Q7的发射极相连并作为节点F,PMOS管MP4的漏极接PNP三极管Q6的发射极,PNP三极管Q6的基极接PMOS管MP11的漏极并作为节点B,PNP三极管Q6的集电极接地,PMOS管MP10的栅极与NPN三极管Q3的基极相连接并作为节点E,PMOS管MP10的漏极与NMOS管MN1的栅极和漏极相连,PMOS管MP10的源极与节点G相连,NMOS管MN1的源极接地,NPN三极管Q3的发射极通过电阻R1接地;
所述一阶温度补偿电路,包括PMOS管MP11、MP12,电阻R2、R3,NPN三极管Q4、Q5,其中,PMOS管MP11的栅极与漏极相连同时与PMOS管MP12的栅极和NPN管Q4的集电极相连,PMOS管MP12的漏极与NPN管Q5的集电极相连并作为节点A,NPN管Q4和Q5的基极分别与节点E相连接,通过电阻R2将NPN管Q4和NPN管Q5的发射极相连并作为节点C,节点C通过电阻R3接地,PMOS管MP11和MP12的源极相连并作为节点G;
所述负反馈回路,包括电容C1,PNP三极管Q7和NPN三极管Q9,其中,NPN三极管Q7的基极和电容C1的一端分别与节点A相连,电容C1的另一端接地,PNP三极管Q7的集电极接地,NPN三极管Q9的发射极作为输出节点为VREF,NPN三极管Q7的发射极和NPN三极管Q9的基极相连并作为节点F;
所述低温高阶补偿电路,包括电阻R2、R3、R5、R6,NPN三极管Q4、Q5,其中,电阻R6一端作为所述电压基准源输出端,另一端串接电阻R5,电阻R5另一端与NPN三极管Q4和Q5的基极相连;
所述高温高阶补偿电路,包括电阻R2、R3、R4、R5、R6,NPN三极管Q4、Q5、Q10,电阻R6一端作为输出节点VREF,另一端串接电阻R5,电阻R5另一端与NPN三极管Q4和Q5的基极相连,电阻R6和R5相接处为节点D并与NPN三极管Q10的集电极相连,NPN三极管Q10的基极与节点C相连,NPN三极管Q10的发射极通过电阻R4接地;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于电子科技大学,未经电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201120147123.X/2.html,转载请声明来源钻瓜专利网。