[实用新型]一种全温度范围补偿的电压基准源

权利要求书

1.一种全温度范围补偿的电压基准源，包括启动电路、一阶温度补偿电路、比例叠加输出电路和电流偏置电路，其特征在于，还包括低温高阶补偿电路、高温高阶补偿电路和负反馈回路，其中，启动电路为电压基准源提供启动偏置电压，电流偏置电路为一阶温度补偿电路和负反馈回路提供偏置电流，负反馈回路与一阶温度补偿电路和比例叠加输出电路相连接，一阶温度补偿电路、低温高阶补偿电路和高温高阶补偿电路通过比例叠加输出电路输出全温度范围内经高阶补偿的电压基准源。

2.根据权利要求1所述的全温度范围补偿的电压基准源，其特征在于，

所述电流偏置电路，包括PMOS管MP2、MP3、MP4、MP5、MP6、MP7、MP10、NMOS管MN1，电阻R1，NPN三极管Q3和PNP三极管Q6，其中，PMOS管MP2的栅极和漏极相连接同时接PMOS管MP3、MP4、MP5、MP6和MP7的栅极以及NPN三极管Q3的集电极，PMOS管MP4的源极接MP3的漏极，PMOS管MP3的源极接外接电源，PMOS管MP7的源极接MP6的漏极，PMOS管MP6的源极接外接电源，PMOS管MP7的漏极与PNP三极管Q7的发射极相连并作为节点F，PMOS管MP4的漏极接PNP三极管Q6的发射极，PNP三极管Q6的基极接PMOS管MP11的漏极并作为节点B，PNP三极管Q6的集电极接地，PMOS管MP10的栅极与NPN三极管Q3的基极相连接并作为节点E，PMOS管MP10的漏极与NMOS管MN1的栅极和漏极相连，PMOS管MP10的源极与节点G相连，NMOS管MN1的源极接地，NPN三极管Q3的发射极通过电阻R1接地；

所述一阶温度补偿电路，包括PMOS管MP11、MP12，电阻R2、R3，NPN三极管Q4、Q5，其中，PMOS管MP11的栅极与漏极相连同时与PMOS管MP12的栅极和NPN管Q4的集电极相连，PMOS管MP12的漏极与NPN管Q5的集电极相连并作为节点A，NPN管Q4和Q5的基极分别与节点E相连接，通过电阻R2将NPN管Q4和NPN管Q5的发射极相连并作为节点C，节点C通过电阻R3接地，PMOS管MP11和MP12的源极相连并作为节点G；

所述负反馈回路，包括电容C1，PNP三极管Q7和NPN三极管Q9，其中，NPN三极管Q7的基极和电容C1的一端分别与节点A相连，电容C1的另一端接地，PNP三极管Q7的集电极接地，NPN三极管Q9的发射极作为输出节点为VREF，NPN三极管Q7的发射极和NPN三极管Q9的基极相连并作为节点F；

所述低温高阶补偿电路，包括电阻R2、R3、R5、R6，NPN三极管Q4、Q5，其中，电阻R6一端作为所述电压基准源输出端，另一端串接电阻R5，电阻R5另一端与NPN三极管Q4和Q5的基极相连；

所述高温高阶补偿电路，包括电阻R2、R3、R4、R5、R6，NPN三极管Q4、Q5、Q10，电阻R6一端作为输出节点VREF，另一端串接电阻R5，电阻R5另一端与NPN三极管Q4和Q5的基极相连，电阻R6和R5相接处为节点D并与NPN三极管Q10的集电极相连，NPN三极管Q10的基极与节点C相连，NPN三极管Q10的发射极通过电阻R4接地；

所述比例叠加输出电路，包括NPN三极管Q9和电阻R5、R6，其中，NPN三极管Q9的基极与节点F相连，NPN三极管Q9的集电极与外接电源相连，NPN三极管的发射极与电阻R6相连，同时作为输出节点VREF，电阻R6与R5串联节点为D，电阻R5的另一端与节点E相连。