[实用新型]一种双模式片内电源电路无效

专利信息
申请号: 201120028411.3 申请日: 2011-01-27
公开(公告)号: CN202110461U 公开(公告)日: 2012-01-11
发明(设计)人: 方健;管超;柏文斌;王泽华;关旭;陈吕赟;吴琼乐 申请(专利权)人: 电子科技大学
主分类号: G05F1/56 分类号: G05F1/56
代理公司: 电子科技大学专利中心 51203 代理人: 周永宏
地址: 611731 四川省成*** 国省代码: 四川;51
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 双模 式片内 电源 电路
【权利要求书】:

1.一种双模式片内电源电路,包括片内基准源单元、过压欠压逻辑单元、误差放大器单元、功率输出单元和高压JFET,外部电源输入到高压JFET的漏极,高压JFET的源极连接到功率输出单元的输入端,片内基准源单元的输出端连接到过压欠压逻辑单元的一个输入端,过压欠压逻辑单元的输出端连接到功率输出单元输入端,功率输出单元的输出端连接到过压欠压逻辑单元的另一个输入端,其特征在于,高压JFET的栅极连接到误差放大器单元的输出端,片内基准源单元的输出端连接到误差放大器单元的一个输入端,功率输出单元的输出端连接到误差放大器单元的另一个输入端。

2.根据权利要求1所述的双模式片内电源电路,其特征在于,所述片内基准源单元包括:电阻R11、R12、R13、R14、R15,PMOS管MP11、MP12、MP13、MP14,三极管Q11、Q12、Q13、Q14、Q15、Q16、Q17,NMOS管MN11,其中电阻R11的一端连接到片内电源电路输出端,另一端连接到三极管Q11的集电极;三极管Q11的集电极与基极短接,三极管Q11的发射极连接到NMOS管MN11的漏极;MN11的漏极与栅极短接,MN11的源极连接到公共地,PMOS管MP11的源极连接到片内电源电路输出端,PMOS管MP11的栅极连接到三极管Q11的集电极,NMOS管MN11的漏极连接到电阻R15的一端;电阻R15的另一端连接到公共地;MP12的源极连接到电源信号Vout,PMOS管MP12的栅极连接到MP11的漏极,MP12的漏极连接到三极管Q13的集电极;三极管Q13的基极连接到三极管Q14的集电极,三极管Q13的发射极连接到公共地,PMOS管MP14的源极连接到片内电源电路输出端,PMOS管MP14的栅极连接到MP13的栅极,PMOS管MP14的漏极连接到PMOS管MP12的漏极;PMOS管MP13的源极连接到片内电源电路输出端,PMOS管MP13的栅极与漏极短接,PMOS管MP13的漏极连接到三极管Q15的集电极; 三极管Q15的基极连接到PMOS管MP12的漏极,三极管Q15的发射极连接到R12的一端;电阻R12的另一端连接到Q14的集电极;三极管Q14的基极连接到三极管Q17的集电极,Q14的发射极连接到电阻R14的一端;电阻R14的另一端连接到公共地;R13的一端连接到三极管Q15的发射极,电阻R13的另一端连接到三极管Q17的集电极;三极管Q17的集电极与基极短接,三极管Q17的发射极连接到公共地;三极管Q12的集电极连接到片内电源电路输出端,三极管Q12的基极连接到PMOS管MP12的漏极,三极管Q16的集电极连接到Q12的发射极,三极管Q16的基极连接到三极管Q17的基极,三极管Q16的发射极连接到公共地;三极管Q12的发射极即是片内基准源单元的输出端。

3.根据权利要求1所述的双模式片内电源电路,其特征在于,所述过压欠压逻辑单元,包括电阻R21、电阻R22、电阻R23、与非门A1、与非门A2、与非门A3、反相器B1、反相器B2、反相器B3、比较器C1和比较器C2,其中,电阻R21的一端连接到片内电源电路输出端,电阻R21的另一端连接到比较器C2的负输入端;电阻R22一端连接到比较器C2的负输入端,电阻R22的另一端连接到比较器C1的正端;R23一端连接到比较器C1的正端,电阻R23的另一端连接到公共地;比较器C2的正输入端连接到片内基准源单元的输出端,其输出端连接到反相器B1的输入端;其负输入端连接到片内基准源单元的输出端,其输出端连接到反相器B2的输入端;反相器B1的输出端连接到与非门A1的一个输入端;与非门A1的另一个输入端连接到与非门A2的输出端,与非门A1的输出端连接到与非门A2的一个输入端;与非门A2的另一个输入端连接到反相器B2的输出端;与非门A3的一个输入端连接到比较器C2的输出端,与非门A3的另一个输入端连接到与非门A1的输出端, 与非门A3的输出端连接到反相器B3的输入端,反相器B3的输出端即为过压欠压逻辑单元的输出端。

4.根据权利要求1所述的双模式片内电源电路,其特征在于,所述功率输出单元,包括电阻R40、NMOS管MN41、二极管D4、NMOS管MN42和电解电容C40,电阻R40的一端连接到高压JFET的源极,电阻R40的另一端连接到NMOS管MN41的漏极;NMOS管MN41的栅极连接到过压欠压逻辑单元的输出端,NMOS管MN41的源极连接到二极管D4的阳极;二极管D41的阴极连接到公共地,NMOS管MN42的漏极连接到高压JFET的源极,NMOS管MN42的栅极连接到NMOS管MN41的漏极,NMOS管MN42的源极连接到电解电容C40的正极,电解电容C40的负极连接到公共地,电解电容C40的正极即为片内电源电路的输出端。 

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于电子科技大学,未经电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201120028411.3/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top