[发明专利]内存总线的信号采集装置

说明书

技术领域

本发明涉及高性能计算领域和信号采集领域，尤其涉及一种内存总线的信号采集装置。

背景技术

采集内存总线信号是硬件实时捕获访存信息的基础。访存信息的获取：可以帮助软件设计者改善访存行为，提高应用软件效能；可以帮助体系结构设计者发现现有内存系统的缺陷，从而进行改进完善；还可以帮助硬件设计人员分析内存协议，调试硬件。

内存总线包括命令总线、地址总线和数据总线，连接内存控制器和内存颗粒，总宽度约为100位。现有的内存总线采集方式，都是旁路侦听的方式，选择内存总线的某处作为采集点，使用不同设备来进行采集。根据使用设备的不同可分为两类：第一类为使用高速示波器或逻辑分析仪；第二类为使用高速FPGA(Field-Programmable Gate Array，现场可编程门阵列)。

高速示波器或逻辑分析仪不仅能提供很高的测量精度，并且其高阻探头可以将对内存系统的干扰降到最低。但是，其缺点也很明显：1)示波器有限的通道数决定了它只能同时侦听100位内存总线中的某几位。逻辑分析仪虽然能同时侦听上百位宽的信号，但是在实际使用中很难在高集成度的主板中找到固定其探头的位置，除非定制带有其特定测量接口(如mid-bus)的硬件。2)这两种设备偏重于采集信号，但对获取到的信息无法进行有效的实时处理，并且其缓存只能存储较短时间间隔内的数据，不能持续的捕获访存信息。3)高速示波器和逻辑分析仪过于昂贵，通用性不强。

申请号为200510008612.6的中国专利申请提出了使用FPGA直接对内存总线信息进行捕获的方案。高速FPGA以其良好的可定制性，可以实现信号采集、实时处理并持续存储的整套功能，并且成本相对低廉，如图1所示。其劣势在于，信号采集能力不如专用设备(示波器和逻辑分析仪)：将FPGA直接接入系统进行信号采集，其输入引脚距测量点的距离往往会比较长，相当于在内存系统中引入了一个长分支，在高频下该分支会造成严重的信号完整性问题，不仅不能正确完成信号采集，还会干扰原内存系统的正常运行。

为了解决上述问题，申请号为EP19910102866的专利申请中设计了一套利用总线监视器(bus monitor)进行程序调试的系统，该bus monitor可以监控总线的地址、数据等信息，但其适用的最高总线频率为20MHz，对于更高频率的总线并没有给出具体解决方案。申请号为US20060461567的专利申请公开了一种监控内存总线的系统，但是只能利用计数器收集一些统计信息。

发明内容

本发明的目的是提供一种内存总线的信号采集装置，能够在不干扰原有内存系统正常运行的前提下，进行有效的内存信号采集。

为实现上述目的，根据本发明一个方面，提供一种内存总线的信号采集装置，包括：探测缓冲单元，适于采集内存控制器与内存颗粒之间的命令/地址总线和/或数据总线的信号并缓冲输出；和采集单元，适于将所述缓冲输出的信号转化为数据；其中，选择所述探测缓冲单元的输入阻抗，使得当对内存总线进行信号采集时，所述内存总线的信号基本不受影响。

可选的，所述探测缓冲单元为输入高阻抗；例如，高于1M欧姆。

可选的，所述采集单元还适于根据需要存储采集到的信号或所述数据。

可选的，所述探测缓冲单元为内存缓冲器。

可选的，所述探测缓冲单元为DDRx寄存器。

可选的，所述探测缓冲单元为任何与内存缓冲器、DDRx寄存器类似的电平兼容、输入高阻、缓冲输出的专用芯片。

可选的，所述采集单元为FPGA、高速示波器或逻辑分析仪。

可选的，所述探测缓冲单元包括：第一DDRx寄存器，适于采集命令总线和地址总线上的信号；第二DDRx寄存器，适于采集数据总线上的DQ信号；第三DDRx寄存器，适于采集数据总线上的DQS信号；所述信号采集装置还包括：时钟生成单元，适于接收内存系统的时钟信号，对所述时钟信号进行倍频和调相处理，得到具有不同相位的两种倍频时钟，送入所述第二DDRx寄存器和第三DDRx寄存器，分别用于采集数据总线的DQ和DQS信号。

可选的，所述探测缓冲单元部署在靠近采样点的位置，从而减轻分支带来的信号完整性问题。

可选的，所述探测缓冲单元与所述采集单元为点到点连接，易于进行适当的端接匹配，从而改善采集质量。

可选的，所述探测缓冲单元还适于对采集到的信号进行整形放大。

与现有技术相比，本发明的优点在于：