[发明专利]包括写辅助电路的SRAM和操作该SRAM的方法

说明书

技术领域

本申请在35U.S.C.§119(a)下要求于2010年12月29日提交的韩国专利申请No.10-2010-0137975的优先权，其主题内容通过引用结合于此。

背景技术

本发明构思涉及静态随机存取存储器(SRAM)。更具体地，本发明构思涉及包括写辅助电路的SRAM设备以及操作该SRAM设备的方法。

现代数据处理和消费者电子设备增长需要能够高速操作的半导体存储器设备和存储器系统。存储器设备和存储器系统执行不同的操作(例如，读操作、写操作和擦除操作)来存储数据、取回存储的数据并维护或管理存储的数据。这些操作中的每一个需要特定数量的执行时间或“周期”以在存储器设备或存储器系统内来执行。然而，写操作周期(例如，执行写操作所需的时间段)最直接地影响或确定存储器设备或存储器系统可以操作的最大速度。

不管写操作周期的限制特性，关键是，被写入到组成的存储器单元(或位单元)的输入数据在确保写操作正确执行的条件下呈现给存储器单元。例如，必须在适当的时序窗口期间稳定地提供输入数据，并且必须在可辨别的电压电平处呈现。结果，特定现代存储器设备使用所谓的“写入辅助”技术来更好地便于写操作的执行。通常通过与存储器单元阵列中的一个或多个存储器单元相关联的写辅助电路来提供写入辅助功能。

不幸的是，虽然使用写辅助电路在写操作期间更好地促进了数据结果的精度，但是它这样做以速度为代价。直白地说，传统的在存储器设备内并入写辅助电路趋于进一步限制存储器设备可以被有效地操作的最大速度。

发明内容

本发明构思的特定实施例提供了静态随机存取存储器(SRAM)设备，其功能性地并入写辅助电路，但仍能够高速操作。本发明构思的其他实施例提供了功能上并入写辅助电路的以相对高的速度操作SRAM设备的方法。

在一个实施例中，本发明构思提供了一种静态随机存取存储器(SRAM)设备，其包括位单元，所述位单元与字线相连接、连接在位线与互补位线之间并且接收来自写辅助电路的内部电压，其中，所述写辅助电路包括：功率控制电路和补偿电路，所述功率控制电路响应于至少一个控制信号来对内部电压线进行充电/放电以提供所述内部电压，所述补偿电路控制所述内部电压的电平。

在另一实施例中，本发明构思提供了一种电子系统，其包括：存储器和存储器控制器，所述存储器控制器被配置为控制所述存储器的操作，其中，所述存储器控制器包括静态随机存取存储器(SRAM)。所述SRAM包括位单元，所述位单元与字线相连接、连接在位线和互补位线之间并接收来自写辅助电路的内部电压，其中，所述写辅助电路包括：功率控制电路和补偿电路，其中，所述功率控制电路响应于至少一个控制信号来对内部电压线进行充电/放电以提供所述内部电压，所述补偿电路控制所述内部电压的电平。

在另一实施例中，本发明构思提供了一种操作静态随机存取存储器(SRAM)设备的方法，所述SRAM设备包括与字线相连并连接在位线和互补位线之间的位单元。所述方法包括：在针对所述位单元的写操作期间，启用所述字线，在启用所述字线之后，响应于至少一个控制信号，通过写辅助电路降低施加到所述位单元的内部电压，之后在降低所述内部电压之后，响应于所述至少一个控制信号来增加所述内部电压。

在另一实施例中，本发明构思提供了一种在写操作期间操作静态随机存取存储器(SRAM)设备的方法，其中，所述SRAM包括位单元，所述位单元与字线相连接、连接在位线和互补位线之间并接收通过写辅助电路提供的内部电压。所述方法包括：在字线启用窗口期间，启用所述字线，并且激活施加到所述写辅助电路的控制信号以降低所述内部电压，随后去激活所述控制信号以增加所述内部电压。

附图说明

通过参照附图来详细描述其示例性实施例，本发明构思的以上和其他特征和优点将变得更加明显，其中：

图1是根据本发明构思的实施例的静态随机存取存储器(SRAM)的框图；

图2是在一个可能的实施例中进一步示出图1写辅助电路的电路图；

图3是在一个可能的实施例中进一步示出图2的位单元的电路图；

图4A是示出用于与图1和图2的写辅助电路相关联的控制信号的时序关系的一个可能集合的波形图；

图4B是进一步示出图3的位单元的第一节点和第二节点之间的电压转换的波形图；

图5是概括根据本发明构思的特定实施例的操作SRAM设备的一个可能方法的流程图；以及

图6是根据本发明构思的实施例的电子系统的一般框图。

具体实施方式