[发明专利]包括写辅助电路的SRAM和操作该SRAM的方法

权利要求书

1.一种静态随机存取存储器SRAM设备，包括：

与字线相连接的位单元，所述位单元连接在位线和互补位线之间并接收来自写辅助电路的内部电压，

其中，所述写辅助电路包括：功率控制电路和补偿电路，所述功率控制电路响应于至少一个控制信号而对内部电压线进行充电/放电以提供所述内部电压，所述补偿电路控制所述内部电压的电平。

2.如权利要求1所述的SRAM设备，其中，所述补偿电路包括：

P型金属氧化物半导体PMOS晶体管，所述P型金属氧化物半导体PMOS晶体管具有与所述内部电压线相连接的第一端子；

第一N型金属氧化物半导体NMOS晶体管，所述第一N型金属氧化物半导体NMOS晶体管具有与所述PMOS晶体管的第二端子相连接的第一端子、与位线相连接的第二端子以及与所述互补位线相连接的栅极；以及

第二NMOS晶体管，所述第二NMOS晶体管具有与所述PMOS晶体管的所述第二端子相连接的第一端子、与所述互补线相连接的第二端子以及与所述位线相连接的栅极。

3.如权利要求2所述的SRAM设备，其中，所述至少一个控制信号包括掉电信号、写辅助信号和睡眠模式信号。

4.如权利要求3所述的SRAM设备，其中，所述写辅助信号被施加到所述PMOS晶体管的栅极。

5.如权利要求1所述的SRAM设备，其中，所述至少一个控制信号包括掉电信号、写辅助信号和睡眠模式信号，并且所述功率控制电路包括：

与非门，所述与非门接收所述写辅助信号和所述睡眠模式信号；

第一P型金属氧化物半导体PMOS晶体管，所述第一P型金属氧化物半导体PMOS晶体管具有与所述内部电压线相连接的第一端子、与电源电压相连接的第二端子和用于接收所述与非门输出的栅极；

第二PMOS晶体管，所述第二PMOS晶体管具有用于接收所述掉电信号的栅极以及与所述电源电压相连接的第一端子；以及

第三PMOS晶体管，所述第三PMOS晶体管具有与所述内部电压线相连接的栅极和第一端子、以及与所述第二PMOS晶体管的第二端子相连接的第二端子。

6.如权利要求2所述的SRAM设备，其中，在写操作期间，所述位线接收地电压并且所述互补位线接收预定电压。

7.如权利要求2所述的SRAM设备，其中，所述位单元包括：

存储器单元；

第三NMOS晶体管，所述第三NMOS晶体管具有与所述位线相连接的第一端子、与所述存储器单元相连接的第二端子以及与所述字线相连接的栅极；以及

第四NMOS晶体管，所述第四NMOS晶体管具有与所述互补位线相连接的第一端子、与所述存储器单元相连接的第二端子以及与所述字线相连接的栅极。

8.如权利要求4所述的SRAM设备，当所述写辅助信号是有效的时，执行针对所述位单元的写操作。

9.如权利要求2所述的SRAM设备，其中，在写操作期间，所述第一NMOS晶体管导通并且所述第二NMOS晶体管关闭。

10.如权利要求3所述的SRAM设备，其中，只要所述字线被启用并且所述写辅助信号是有效的，则所述第一NMOS晶体管导通并且所述第二NMOS晶体管关闭，并且所述内部电压随着所述内部电压线放电而下降。

11.如权利要求10所述的SRAM设备，其中，只要在所述内部电压线的放电之后所述字线被启用，则当所述写辅助信号变成无效的时，所述内部电压随着所述内部电压线被充电至电源电压电平而上升。

12.一种电子系统，包括：

存储器；以及

存储器控制器，所述存储器控制器被配置为控制所述存储器的操作，其中，所述存储器控制器包括静态随机存取存储器SRAM，所述静态随机存取存储器SRAM包括：

与字线相连接的位单元，所述位单元连接在位线和互补位线之间并接收来自写辅助电路的内部电压，其中，所述写辅助电路包括功率控制电路和补偿电路，所述功率控制电路响应于至少一个控制信号而对内部电压线进行充电/放电以提供所述内部电压，所述补偿电路控制所述内部电压的电平。

13.如权利要求12所述的电子系统，其中，所述存储器包括至少一个快闪存储器设备。