[发明专利]集成电路及其制造方法

权利要求书

1.一种集成电路，包括L级可交换的交换网络(L-PSN)；

其中该L-PSN包括(L+2)级导体和(L+1)组开关：

其中该(L+2)级导体包括：

对于每个i＝[1:L]，(I[i]/D[i])＞1，D[1]＞1，L≥1，至少一个j，其中对于从j＝[1:L]中选择的j，D[j]＞2，第i级导体包括I[i]个导体，该I[i]个导体包括D[i]组导体，其中该D[i]组导体中的每一组导体包括(I[i]/D[i])个导体；

具有I[0]个导体的第0级导体，其中(I[0]/∏_i＝[1:L]D[i])＞1；

具有包括D[L+1]组导体的I[L+1]个导体的第(L+1)级导体，其中D[L+1]＞2，所述D[L+1]组导体中的每一组导体包括(I[L+1]/D[L+1])个导体且(I[L+1]/D[L+1])＝∏_i＝[1:L]D[i]；

其中对于i＝[1:L+1]，其中T[i]＝(I[i-1]-D[i]+1)，所述(L+1)组开关中的每第i组开关包括至少(T[i]xD[i])个开关；

其中所述第(L+1)级导体中的D[L+1]组导体中的每组导体中的∏_i＝[1:L]D[i]个导体物理地连接到选自交换网络和逻辑单元的对应模块的对应数量的引脚；

其中对于每个i＝[1:L+1]，第(i-1)级导体中的I[i-1]个导体中的至少T[i]个导体在不需要任何其他导体跨越的情况下通过所述第i组开关中各自的多个至少T[i]个开关选择性地耦合到所述第i级导体中的D[i]组导体中的每一组导体中的(I[i]/D[i])个导体。

2.根据权利要求1所述的集成电路，其中对于至少一个从j＝[1:L+1]中选择的j，D[j]组导体中的每一组导体中的(I[j]/D[j])个导体中的每一个导体在不需要任何其他导体跨越的情况下通过对应的多个至少(T[j]/(I[j]/D[j]))个开关选择性地耦合到所述至少T[j]个导体中的至少(T[j]/(I[j]/D[j]))个导体。

3.根据权利要求1所述的集成电路，其中对于至少一个从j＝[1:L+1]中选择的j，T[j]＝I[j-1]。

4.根据权利要求3所述的集成电路，其中D[j]组导体中的每一组导体中的(I[j]/D[j])个导体中的每一个导体在不需要任意其他导体跨越的情况下通过对应的多个至少(I[j-1]/I[j])xD[j]个开关选择性地耦合到I[j-1]个导体中的至少(I[j-1]/I[j])xD[j]个导体。

5.一种制造集成电路的方法，该方法包括：

制造L级可交换的交换网络(L-PSN)，

其中该L-PSN包括(L+2)级导体和(L+1)组开关：

其中所述(L+2)级导体包括：

对于每个i＝[1:L]，(I[i]/D[i])＞1，D[1]＞1，L≥1，至少一个j，其中对于从j＝[1:L]中选择的j，D[j]＞2，第i级导体包括I[i]个导体，该I[i]个导体包括D[i]组导体，其中所述D[i]组导体中的每一组导体包括(I[i]/D[i])个导体；

具有I[0]个导体的第0级导体，其中(I[0]/∏_i＝[1:L]D[i])＞1；

具有包括D[L+1]组导体的I[L+1]个导体的第(L+1)级导体，其中D[L+1]＞2，所述D[L+1]组导体中的每一组导体包括(I[L+1]/D[L+1])个导体且(I[L+1]/D[L+1])＝∏_i＝[1:L]D[i]；

其中对于i＝[1:L+1]，其中T[i]＝(I[i-1]-D[i]+1)，所述(L+1)组开关中的每第i组开关包括至少(T[i]xD[i])个开关；

将所述第(L+1)级导体中的D[L+1]组导体中的每组导体中的∏_i＝[1:L]D[i]个导体物理地连接到选自交换网络和逻辑单元的对应模块的对应数量的引脚；以及

对于每个i＝[1:L+1]，将第(i-1)级导体中的I[i-1]个导体中的至少T[i]个导体在不需要任何其他导体跨越的情况下通过第i组开关中各自的多个至少T[i]个开关选择性地耦合到所述第i级导体中的D[i]组导体中的每一组导体中的(I[i]/D[i])个导体。