[发明专利]一种线性探测正则式分组系统和方法

说明书

技术领域

本发明属于网络安全领域，具体涉及一种线性探测正则式分组系统和方法。

背景技术

有效的正则式分组，能够均衡资源，提高匹配的效率。常见的正则式分组有采用最大隔策略分组，采用淘汰策略分组，但分组前都需要求两两正则状态集合，在规则数特别多的情况下，效率低下，会浪费大量的时间。

专利号CN201010611580.X(一种多条正则表达式的增量分组方法)公开了一种多条正则表达式的增量分组方法，在不降低实时性的同时，同样的硬件空间大小，可增加了硬件处理正则式的数量，从而改善了系统工作的硬件处理能力。根据硬件的并行空间的大小，自动进行分组编译，已帮助FPGA实现并行匹配的功能。

专利号CN200710118296.7(一种生成特征码确定状态机的方法和装置)公开了一种生成特征码确定状态机的方法和装置，将特征码对应的正则表达式进行分组并进行合并编译，如果合并编译获得的状态数不大于单独编译的状态数之和，则将特征码对应的正则表达式加入分组，将合并编译的结果作为生成的确定状态机(DFA)。应用本发明方案，可以保证分组的合理性，避免合并编译生成的DFA产生大量的状态，占用过多的存储空间。

目前常用的分组策略有增量式分组，采用最大隔策略分组以及采用淘汰策略分组。但这些分组都需要计算两两正则状态集合。这在规则特别多的情况下，效率低下，会耗费大量的时间。

发明内容

本发明克服现有技术不足，通过线性探测来对正则式进行有效分组，避开了求两两正则状态集合，在具有多规则的条件下，能显著提高效率，节省时间。另外，该方法在正则式分组方面具有通用性，能适用多种情况。再者，该方法简单、易用、灵活性较高，可直接移植到硬件逻辑中。

本发明提供了一种线性探测正则式分组系统，其包括正则式集合模块、正则式编译模块，正则式集合模块在编译成功后进行分组，编译失败后则循环编译，直至编译成功。

本发明提供的线性探测正则式分组系统，其包括预处理模块，用于接收正则式集合模块输出的正则式并进行预处理，之后将正则式传送给正则式编译模块。

本发明提供的线性探测正则式分组系统，正则式编译模块包括两级编译模块，其中第一编译模块编译失败的正则式被传送到第二编译模块，由第二编译模块进行编译，。

本发明提供的线性探测正则式分组系统，第一编译模块编译完毕之后，再进行第二编译模块的编译。

本发明提供的线性探测正则式分组系统，第一编译模块包括两组集合模块，其中上一组集合模块接收来自预处理模块传送的所有的正则式，然后依次取出一个正则式放到下一组集合模块中，编译下一组集合模块中的一组正则式。

本发明提供的线性探测正则式分组系统，在空间约束条件下，进行正则式的编译。

本发明还提供了一种线性探测正则式分组方法，其包括正则式集合步骤、正则式编译步骤，正则式集合步骤在编译成功后进行分组，编译失败后则循环编译，直至编译成功。

本发明提供的线性探测正则式分组方法，其包括预处理步骤，用于接收正则式集合步骤输出的正则式并进行预处理，之后将正则式传送给正则式编译步骤。

本发明提供的线性探测正则式分组方法，正则式编译步骤包括两级编译步骤，其中第一编译步骤编译失败的正则式被传送到第二编译步骤，由第二编译步骤进行编译，。

本发明提供的线性探测正则式分组方法，第一编译步骤编译完毕之后，再进行第二编译步骤的编译。

本发明提供的线性探测正则式分组方法，第一编译步骤包括两组集合步骤，其中上一组集合步骤接收来自预处理步骤传送的所有的正则式，然后依次取出一个正则式放到下一组集合步骤中，编译下一组集合步骤中的一组正则式。

本发明提供的线性探测正则式分组方法，在空间约束条件下，进行正则式的编译。

与现有技术相比，本发明的有益效果在于：采用本方案可以不用计算两两正则式之间的状态和，能够节约大量的时间，尤其是在正则式集合比较大时。另外，本方案简单、易用可直接移植到硬件逻辑中实现。

附图说明

参见图1为本发明的流程图。

具体实施方式