[发明专利]基于逐次比较量化器的二阶前馈Sigma-Delta调制器

权利要求书

1.一种Sigma-Delta调制器，其特征在于：它包括两个基于开关电容电路的积分器，一个多比特逐次比较量化器，一个基于数据权重平均算法的由二进制码转换成温度码功能的数字电路，一个基于单位电容结构的反馈数模转换器；一个第一加法器单元；一个第二加法器单元；

第二加法器单元第一种结构：第二加法器单元包括2^N个单位电容，N的取值范围为2到8；所有电容的上极板与一个开关K的一端相连，该开关另一端与一电压驱动器B3输出端相连；2^N-1个电容的下极板通过三个开关K_N-1，1，K_N-1，2，K_N-1，3与第一阶积分器输出端，电压驱动器B1输出端，电压驱动器B2输出端相连；2^N-2个电容的下极板分别通过三个开关K_N-2，1，K_N-2，2，K_N-2，3与第二阶积分器输出端，电压驱动器B1输出端，电压驱动器B2输出端相连；2^N-3个，2^N-4个，···2^N-(N-1)个，2^N-N个电容的下极板通过与之对应的K_N-3，1、K_N-3，2、K_N-3，3，K_N-4，1、K_N-4，2、K_N-4，3，···，K_N-(N-1)，1、K_N-(N-1)，2、K_N-(N-1)，3，K_N-N，1、K_N-N，2、K_N-N，3与信号输入端，电压驱动器B1输出端，电压驱动器B2输出相连；最后一个电容的下极板通过两个开关K_L，1、K_L，2与信号输入端，电压驱动器B2输出端相连；

第二加法器单元第二种结构：第二加法器单元包括2^N个单位电容，N的取值范围为2到8；所有电容的上极板与一个开关K的一端相连，该开关另一端与一电压驱动器B3输出端相连；2^N-1个电容的下极板通过三个开关K_N-1，1，K_N-1，2，K_N-1，3与第一阶积分器输出端，电压驱动器B1输出端，电压驱动器B2输出端相连；2^N-2个电容的下极板分别通过三个开关K_N-2，1，K_N-2，2，K_N-2，3与信号输入端，电压驱动器B1输出端，电压驱动器B2输出端相连；2^N-3个，2^N-4个，···2^N-(N-1)个，2^N-N个电容的下极板通过与之对应的K_N-3，1、K_N-3，2、K_N-3，3，K_N-4，1、K_N-4，2、K_N-4，3，···，K_N-(N-1)，1、K_N-(N-1)，2、K_N-(N-1)，3，K_N-N，1、K_N-N，2、K_N-N，3与第二阶积分器输出端，电压驱动器B1输出端，电压驱动器B2输出相连；最后一个电容的下极板通过两个开关K_L，1、K_L，2与第二阶积分器输出端，电压驱动器B2输出端相连；

调制器输入端分别与第一加法器单元和第二加法器单元相连；

第一加法器单元输出端与第一阶积分器输入端相连；

第一阶积分器输出端分别与第二加法器单元和第二阶积分器输入端相连；

第二阶积分器输出端与第二加法器单元相连；

第二加法器单元输出端与多比特逐次比较量化器相连，同时多比特逐次比较量化器通过反馈信号线与第二加法器单元相连；

多比特逐次比较量化器输出端与基于数据权重平均算法的数字电路相连；

基于数据权重平均算法的数字电路输出端与基于单位电容结构的反馈数模转换器相连；

反馈数模转换器输出端与第一加法器单元相连。