[发明专利]逐次逼近寄存器模数转换器以及利用其的模数转换方法

说明书

技术领域

本发明涉及逐次逼近寄存器(SAR)模数转换器(ADC)，更具体地说，涉及可以针对分辨率保持最佳操作时间并且可以通过提高响应时间来提高稳定性的SARADC，以及利用该SAR ADC的模数转换方法。

背景技术

本申请要求2010年12月10日提交的韩国专利申请No.10-2010-0126553和2011年11月17日提交的韩国专利申请No.10-2011-0119910的优先权，此处以引证的方式并入其内容，就像在此进行了完整阐述一样。

ADC是一种用于将模拟信号转换成数字代码的装置。ADC对模拟信号进行采样，并且将采样的模拟信号转换成与所采样的模拟信号的大小相对应的数字代码或数字信号。在ADC中，包括SAR的SAR ADC在从有效位顺序地增大或减小的同时，对数字代码进行组合，并且将组合后的数字代码与模拟信号进行比较，以逼近模拟信号。

典型的SAR ADC包括N比特(其中，N是等于或大于1的整数)数模转换器(DAC)和比较器。N比特DAC将N比特数字代码转换成相对应的模拟电压。比较器将从N比特DAC产生的模拟电压与输入模拟信号进行比较。如果所输入的模拟信号大于模拟电压，则比较器产生高电平信号，即，具有逻辑值为1的信号。如果模拟电压大于或等于所输入的模拟信号，则比较器产生低电平信号，即，具有逻辑值为0的信号。

当将输入到N比特DAC的数字代码的最高有效位(MSB)设置为逻辑值为1，并且将输入模拟信号与从N比特DAC产生的模拟电压进行比较时，可以确定N比特数字代码的MSB。接着，在顺序改变输入到N比特DAC的数字代码的后续比特的同时，重复上述比较过程，以确定与模拟信号相对应的N比特数字代码。

但是，这样的常规SAR ADC包括起始级和用于重置产生MSB的数字信号的SR触发器的反相门。起始信号START输入到起始级，接着，起始信号START的相位经过起始级在反相门中被反相，由此反相门产生重置信号RESET。当重置信号RESET输入到SR触发器时，SR触发器产生MSB的数字信号。在该情况下，如图1所示，由于MSB的数字信号与起始信号START具有2个相位差，所以增加了操作时间。因此，难以在针对分辨率而优化的时间中操作SAR，并且为了达到适用于该分辨率的相同操作时间，SAR遇到了诸如输入到SAR的时钟周期的快速提供的问题。

而且，如图2所示，常规DAC由二进制加权电容器组成。由二进制加权电容器组成的DAC具有比电阻器高的线性度，并且便于低功率设计。但是，随着分辨率增大，具有最大尺寸的电容器和具有最小尺寸的电容器的比会突然增加。例如，在8比特DAC的情况下，与MSB相对应的电容器的尺寸是最小电容器尺寸的128倍。如果单元式电容器用于匹配特性，则需要256个电容器。由此，如果考虑到匹配而确定的电容器的尺寸很大，则增加了DAC的总面积，由此集成恶化并且使电路复杂。

发明内容

因此，本发明致力于基本上解决了由于相关技术的局限性和缺点而产生的一个或更多个问题的SAR ADC以及利用该SAR ADC的模数转换方法。

本发明的目的是提供一种可以通过提高响应时间来针对分辨率维持最佳操作时间并且提高稳定性的SAR ADC，以及利用该SAR ADC的模数转换方法。

本发明的其他优点、目的以及特征的一部分在随后的说明中进行阐明，而一部分在由本领域普通技术人员研究了下面的内容后会变得清楚，或者可以通过实施本发明而获知。本发明的目的和其他优点可以由在说明书及其权利要求书以及附图中具体指出的结构而实现并获得。

为了实现这些目的和其他优点并且根据本发明的目的，如在这里实施的和广泛描述的，一种逐次逼近寄存器(SAR)模数转换器(ADC)包括采样-保持放大器(SHA)，其用于采样并且保持外部输入的模拟电压；比较器，其用于将采样并且保持的模拟电压的电平与和n比特相对应的模拟信号的电平进行比较，其中，n是不小于1的整数，并且根据比较结果产生比较信号；SAR逻辑电路，其用于响应于所述比较信号，从最高有效位(MSB)到最低有效位(LSB)顺序产生数字信号；数模转换器(DAC)，其用于将顺序产生的数字信号转换成所述模拟信号，并且向所述比较器提供所述模拟信号；以及输出寄存器，其用于保持从所述MSB到所述LSB顺序产生的数字信号，以产生n比特数字信号，其中，一旦从外部接收到起始信号，所述逐次逼近寄存器逻辑电路就产生与所述起始信号相比具有1比特相位延迟的最高有效位的数字信号。