[发明专利]逐次逼近寄存器模数转换器以及利用其的模数转换方法

权利要求书

1.一种逐次逼近寄存器模数转换器，该逐次逼近寄存器模数转换器包括：

采样-保持放大器，其用于采样并且保持外部输入的模拟电压；

比较器，其用于将所采样并且保持的模拟电压的电平与和n比特相对应的模拟信号的电平进行比较，并且根据比较结果产生比较信号，其中，n是不小于1的整数；

逐次逼近寄存器逻辑电路，其用于响应于所述比较信号，从最高有效位到最低有效位顺序产生数字信号；

数模转换器，其用于将顺序产生的数字信号转换成所述模拟信号，并且向所述比较器提供所述模拟信号；以及

输出寄存器，其用于保持从所述最高有效位到所述最低有效位顺序产生的数字信号，以产生n比特数字信号，

其中，一旦从外部接收到起始信号，所述逐次逼近寄存器逻辑电路就产生与所述起始信号相比具有1位比特相位延迟的最高有效位的数字信号。

2.根据权利要求1所述的逐次逼近寄存器模数转换器，其中，所述逐次逼近寄存器逻辑电路包括：

起始级，其用于接收所述比较信号并且使所述比较信号与所述时钟信号同步；

移位寄存器，其包括(n+1)个级联级并且根据所述起始信号和所述时钟信号顺序产生第一至第(n+1)个移位脉冲；

n个逻辑门，它们用于响应于通过所述起始级顺序产生的所述比较信号和所述第2个至(n+1)个移位脉冲，顺序产生n个逻辑信号；以及

逐次逼近寄存器，其用于顺序接收所述第一至第n个移位脉冲和所述n个逻辑信号，并且从所述最高有效位至所述最低有效位顺序产生所述n比特数字信号。

3.根据权利要求1所述的逐次逼近寄存器模数转换器，其中，所述数模转换器具有c-2c梯级结构并且具有这样的构造：彼此串联的至少一个开关元件和第一电容器连接至彼此串联的多个第二电容器之间的连接节点，以与所述第二电容器并联。

4.根据权利要求2所述的逐次逼近寄存器模数转换器，其中，所述n个逻辑门是用于响应于通过所述起始级顺序产生的所述比较信号和所述第2至第(n+1)个移位脉冲，顺序产生n个逻辑积信号的n个与门。

5.根据权利要求4所述的逐次逼近寄存器模数转换器，其中，在所述移位寄存器中所包括的所述(n+1)个级联级的第一级是具有提供了设置电压的输入端子的D触发器，

其中，所述第一级响应于所述起始信号，向所述逐次逼近寄存器的第一移位寄存器触发器提供所述多个移位脉冲中的与所述设置电压相对应的第一移位脉冲，并且

其中，所述第一移位寄存器触发器与所述第一移位脉冲同步地产生与所述起始信号相比具有1比特相位延迟的所述最高有效位的所述数字信号。

6.一种利用逐次逼近寄存器模数转换器的模数转换方法，该模数转换方法包括以下步骤：

采样并且保持外部输入的模拟电压；

将所采样并且保持的模拟电压的电平与和n比特相对应的模拟信号的电平进行比较，并且根据比较结果产生比较信号，其中，n是不小于1的整数；

响应于所述比较信号，从最高有效位到最低有效位顺序产生数字信号；

将顺序产生的数字信号转换成所述模拟信号；以及

保持从所述最高有效位到所述最低有效位顺序产生的数字信号，以产生n比特数字信号，

其中，顺序产生数字信号的步骤包括：一旦从外部接收到起始信号，就产生与所述起始信号相比具有1比特相位延迟的最高有效位的数字信号。

7.根据权利要求6所述的模数转换方法，其中，顺序产生数字信号的步骤包括以下步骤：

接收所述比较信号并且使所述比较信号与所述时钟信号同步；

根据从外部接收的起始信号和所述时钟信号顺序产生第一至第(n+1)个移位脉冲；

响应于同步后的比较信号和所述第2至第(n+1)个移位脉冲，顺序产生n个逻辑信号；以及

顺序接收所述第一至第n个移位脉冲和所述n个逻辑信号，并且从最高有效位至最低有效位顺序产生所述n比特数字信号。

8.根据权利要求7所述的模数转换方法，其中，将顺序产生的数字信号转换成所述模拟信号的步骤利用这样的数模转换器，该数模转换器具有c-2c梯式结构，其中，彼此串联的至少一个开关元件和第一电容器连接至彼此串联的多个第二电容器之间的连接节点，以与所述第二电容器并联。