[发明专利]一种N型绝缘体上硅横向双扩散场效应晶体管

说明书

技术领域

本发明主要涉及高压功率半导体器件领域，具体来说，是一种N型绝缘体上硅横向双扩散场效应晶体管，适用于等离子平板显示设备、半桥驱动电路以及汽车生产领域等驱动芯片。

背景技术

随着人们生活水平的不断提高，电子产品对于体积、性能、可靠性和成本等方面不断提出新的要求。在这种形势下绝缘体上硅(Silicon On Insulator，SOI)工艺技术问世了，其独特的绝缘埋层把器件与衬底完全隔离，减轻了衬底对器件的影响，消除了器件发生闩锁效应(latch-up)的风险，在很大程度上减轻了硅器件的寄生效应，大大提高了器件和电路的性能。因此采用SOI工艺制作的电路具有速度高、功耗低、耐高温等特性。

横向双扩散场效应晶体管由于表面缺陷和各种表面态的影响使Si的临界电场低于体内，且表面因平面工艺带来的曲率效应存在高峰电场。这两个因素决定了LDMOS类器件的击穿容易发生在表面；而且，表面高峰电场的存在会导致雪崩击穿时产生的大量电子-空穴对进入薄的栅氧化层，从而影响器件的可靠性。所以优化表面电场就成为优化这类器件的关键。对于SOI的LDMOS，绝缘埋层的存在给器件的特性带来两个问题：一是埋氧层使得器件自热效应增加；二是由于受自由电荷为零的界面高斯定理的限制，埋氧层中承受的电压有限。所以，利用电荷对局域场的屏蔽效应来屏蔽绝缘介质中的高电场，以突破常规的电场关系，使纵向击穿电压增加，就成为设计这类高压器件的一种有效方法。

众所周知，电子技术的不断发展为半导体功率器件开拓了广泛的应用领域，功率半导体器件在日常生活中也扮演着越来越重要的角色，而衡量一种功率半导体元件的好坏，主要包括器件的输出、转移特性曲线，以及其他各种参数的退化与否等方面。同时，高压器件的输出特性曲线相比于低压器件，更容易偏离理想条件的状况。因此，怎样在不改变器件其他参数的前提下，更好的优化输出特性曲线，使得高压器件的工作状态更为稳定，成为当前功率半导体器件研究的一个重要课题。

本发明就是针对上述问题，提出了一种N型绝缘体上硅横向双扩散场效应晶体管结构。该结构的器件可以显著降低器件鸟嘴处的电场强度和碰撞电离率，从而有效地改善输出特性曲线。

发明内容

本发明提供一种N型绝缘体上硅横向双扩散场效应晶体管。

本发明采用如下技术方案：一种N型绝缘体上硅横向双扩散场效应晶体管，包括：N型衬底，在N型衬底上设有埋氧，在埋氧上设有N型外延层，在N型外延层的内部设有N型缓冲阱和P型体区，在N型缓冲阱内设有N型阳区，在P型体区中设有N型阴区和P型体接触区，在N型外延层的表面设有栅氧化层和场氧化层且栅氧化层的一端和场氧化层的一端相抵，所述栅氧化层的另一端向N型阴区延伸并止于N型阴区，所述场氧化层的另一端向N型阳区延伸并止于N型阳区，在栅氧化层的表面设有多晶硅栅且多晶硅栅延伸至场氧化层的表面，在场氧化层、P型体接触区、N型阴区、多晶硅栅和N型阳区的表面设有钝化层，在N型阳区表面连接有第一金属层，在P型体接触区和N型阴区连接有第二金属层，其特征在于，在N型外延层内且在栅氧化层的下方设有P型阱区，P型阱区和P型体区构成阶梯状P型掺杂，所述P型阱区的掺杂浓度低于P型体区，且P型阱区的一侧与场氧化层相切，另一侧与P型体区相抵。

与现有技术相比，本发明具有如下优点：

(1)、本发明器件在N型外延层3上还设有P型阱区15，且P型阱区15和P型体区14构成阶梯状P型掺杂(参加附图2)，这样就使得鸟嘴处的曲率半径明显变小，该处的电场强度也明显减小(参见附图3)。

(2)、本发明的好处在于减小场氧化层鸟嘴处的电场强度的同时，还能降低该处的碰撞电离率，从而降低了器件发生热载流子退化失效的风险，也提升了器件抗高温反偏应力(HTRB)的能力，进而提高了器件的可靠性，延长了器件的使用寿命。附图4显示采用本发明器件结构后的鸟嘴处碰撞电离率明显降低。

(3)、本发明器件的输出特性曲线相比于一般器件有了明显改善，饱和区漏极电流的曲线变得平坦，与理论情形更加接近。主要原因在于鸟嘴处的碰撞电离率下降，离子产生也更少，因碰撞产生的离子对漏极电流的影响降低。附图5显示采用了本发明器件结构后，器件的输出特性曲线得到明显改善。

(4)、本发明器件采用高压SOI工艺，该工艺里所用的高压P型MOS器件包含有类似P型阱区15的结构；因此，本发明的制作工艺可以与现有CMOS工艺兼容，不会增加额外的的光刻版和工艺步骤，也不会增加成本。