[发明专利]像素结构、主动阵列基板及液晶显示面板

说明书

技术领域

本发明是有关于一种显示面板，且特别是有关于一种显示面板的主动阵列基板及其像素结构。

背景技术

随着显示工艺技术的发展，目前各种数字显示面板大多具备轻薄、低成本、高效能等优点，其中数字显示面板的各种元件(如驱动电路、基板、连接线路)大多透过各种先进工艺进行高度整合，以便在最小体积与最低成本下，达到最佳的显示效果。

为了达到上述目的，开发出了许多显示装置的制造技术，传统的显示面板需设置有大量的源极驱动电路(source driver)与栅极驱动电路(gate driver)，以进行垂直与水平方向上的像素驱动。半源极驱动(Half source driver，HSD)设计是将栅极线的数目加倍，使单一数据线(源极线)可同时对应两行相邻的像素，由此节省半数的源极驱动晶片。若进一步搭配主动阵列基板(Gate on array，GOA)设计，将可省下源极驱动晶片的成本且不需要增加栅极驱动晶片成本。

请参阅图1，其是公知技术中一种采用半源极驱动设计的主动阵列基板100的俯视示意图。如图1所示，在半源极驱动设计的空间安排下，上下两条的栅极线G1，G2分别负责操作数据线D1两侧的像素电极P11和像素电极P12。在目前的像素设计中，在像素电极与周围的导电线段之间将形成寄生电容，举例来说，如像素电极P11与栅极线G2之间的像素栅极寄生电容Cpg1、像素电极P12与栅极线G1之间的像素栅极寄生电容Cpg2及像素电极P12与像素电极P21之间的像素侧向寄生电容Cpp，且寄生电容可能使像素电极的电压准位失真。

举例来说，若实际电路采用预充电(pre-charge)驱动方式驱动两栅极线G1，G2时，像素电极P12的栅极线G2关闭时，将透过像素栅极寄生电容Cpg1的耦合效果连带影响像素电极P11，使像素电极P11将会受到额外的栅极线关闭电压拉扯，便会造成在同一共同电压下，像素电极P11与像素电极P12两处的电压准位不同，导致垂直方向的亮暗线。

另一实际例子中，因像素电极P12与像素电极P21之间未设置数据线处将具有像素侧向寄生电容C即。其中，像素电极P12与像素电极P21充电先后不同，若像素电极P12先充电完成，像素电极P21随后充电时，将透过像素侧向寄生电容Cpp的耦合效果连带影响像素电极P12的电压准位，而产生失真、混色画面或垂直亮暗线。

发明内容

为解决上述问题，本发明公开一种显示面板的主动阵列基板及其像素结构。其中，主动阵列基板上设置有多个遮蔽电极，遮蔽电极具有连接线段以及分支线段，连接线段位于两个像素电极之间，用以消除其间的像素侧向寄生电容，分支线段位于像素电极与栅极线之间，用以消除其间的像素栅极寄生电容。主动阵列基板可进一步采用半源极驱动设计，透过上述遮蔽电极的设置，可降低相临的像素电极彼此干扰，并避免失真、混色画面或垂直亮暗线等问题发生。

本揭示内容的一态样是在提供一种像素结构，其设置在一基板上，像素结构包括第一数据线、第二数据线、第一栅极线、第二栅极线、第一像素电极、第二像素电极以及遮蔽电极。第一数据线与第二数据线平行设置在该基板上。第一栅极线与第二栅极线平行设置在该基板上，跟第一数据线与该第二数据线相交，定义出一第一像素区与一第二像素区，位于该第一数据线与该第二数据线之间，且该第一栅极线与该第二栅极线之间。第一像素电极设置在该第一像素区的该基板上，该第一像素电极电性连接该第一数据线与该第二栅极线。第二像素电极设置在该第二像素区的该基板上，该第二像素电极电性连接该第二数据线与该第一栅极线。遮蔽电极设置在该基板上，该遮蔽电极具有一连接线段、一第一分支线段与一第二分支线段，该连接线段位于该第一像素电极与该第二像素电极之间，该第一分支线段位于该第一像素电极与该第一栅极线之间，该第二分支线段位于该第二像素电极与该第二栅极线之间。

根据本揭示内容的一实施例，其中该第一像素区邻近该第一数据线，且该第二像素区邻近该第二数据线。

根据本揭示内容的一实施例，像素结构更包括一第一主动元件，该第一主动元件具有一第一栅极、一第一源极与一第一漏极，该第一栅极电性连接该第二栅极线，该第一源极电性连接该第一数据线，该第一漏极电性连接该第一像素电极。于此实施例中，像素结构更包括第一延伸电极，该第一延伸电极电性连接该第一漏极，且与该第二栅极线的一第二突出部重叠。