[发明专利]一种基于记忆非线性系统的预失真方法以及预失真装置

说明书

技术领域

本发明涉及信号处理，特别涉及对记忆性、非线性信号的线性化处理方法。

背景技术

在通信系统中，许多模块的输入信号和输出信号之间往往呈现出一种非线性特征，这种模块称为非线性系统。而在信号放大、检测、控制等应用环节，往往希望消除非线性特征。目前，线性化处理的一种主要手段就是预失真技术。其主要思路是，将预失真装置连在信号源与非线性系统之间，预失真装置首先按照预先获取的非线性系统的输入输出关系，对输出值进行预测，然后依据线性化要求提前对输入信号进行调整，使其输出值达到线性化标准。

一些模块的输出信号除了非线性特征之外还存在记忆性，这种模块为记忆非线性系统。如图1所示，是一个记忆非线性系统的输入信号幅度、输出信号幅度关系图，总体看是一条带状曲线，曲线形态说明它具有非线性特征，带状分布表示其输出不仅与当前时刻输入相关，还与过去多个时刻相关。将非线性信号进行线性化处理，需要能够准确描述生成该非线性信号的系统模型，但当非线性不仅与当前时刻的输入信号相关，而且还与过去时刻的输入信号相关，即存在记忆性时，要准确建立这个系统模型就变得很困难。

功率放大器是记忆非线性系统的一个典型代表。为了提高功放的效率，一般让其工作在非线性区域，而且，功放中存在较多记忆性元件，这使得功放的输出不可避免地会产生非线性和记忆性。为了对功放的输入信号与输出信号的关系进行较准确的描述，有较多研究致力于为功放建立标准化模型。目前常见的模型有Winner模型、Hammerstein模型、记忆多项式模型、Volterra级数模型等。在这些模型中，Winner、Hammerstein等模型的精度不高，而Volterra级数的描述较完善，但实现的复杂度较高，一般会采取一些简化措施，这又会降低其精度。申请号200510062091.2公开了一种基于记忆效应的射频功率放大器建模方法，就是基于Volterra级数，从该方案中可以看到，采取一定简化措施后，Volterra级数模型的归一化均方误差(NMSE)接近-32dB。

分段线性化(PWL：piecewise linear)是解决非线性问题的一种较好思路，其核心思想是将非线性区域分成若干段，在每段内采取线性化处理。这样，就把非线性问题转化成线性问题，使问题得以简化，只要分段数量足够，就可达到所需要的近似度。分段线性化(PWL)模型相对于其它非线性系统模型，具有方法较简便、易于工程实现等优势。

发明内容

本发明所要解决的技术问题是，为了使记忆非线性系统的输入输出关系保持线性，根据分段线性化思想提出一种基于记忆非线性系统的预失真方法以及预失真装置。

本发明为解决上述技术问题所采用的技术方案是，一种基于记忆非线性系统的预失真处理方法，包括以下步骤：

a、测试序列生成模块产生测试输入数据并输入至记忆非线性模块；

b、信号检测与分析模块接收到记忆非线性模块返回的测试输出数据之后，对测试输入数据与测试输出数据进行分析，确定记忆非线性模块的记忆深度，然后按照记忆深度确定各记忆时刻输入数据与当前输出数据之间的关系，并将这种关系用分段线性化的方式表示；

c、预失真模块接收到来自信号源的输入信号后，利用求得的分段线性关系对记忆非线性模块的输出信号进行提前预估，并依据预估结果对接收到的输入信号进行线性化预处理。

本发明的预失真处理方法先确定记忆非线性模块的记忆深度，即确定当前输出与之前哪几个时刻的输入相关，再根据记忆深度，求得各相关时刻的输入与当前输出关系，充分考虑了记忆特性对当前输出的影响。并且，本发明采用分段线性化的方式描述过去每个时刻输入与当前时刻输出之间的非线性关系，其核心思想是将非线性区域分成若干段，在每段内采取线性化处理，只要合理设置分段步长，折线与曲线就可达到所需要的近似度。对于记忆深度的确定方法、分段线性化原则等，可以根据实际情况确定，本文不再赘述。

下面说明分段线性化方法。设记忆非线性模块的输入、输出关系为：

y_n＝f(x_n)+f(x_n-1)+f(x_n-2)+…+f(x_n-m)