[发明专利]内容可寻址存储器存储单元匹配检测方法和电路

权利要求书

1.内容可寻址存储器存储单元匹配检测方法，其中若干或非存储单元并联形成第一匹配信号线(MLA)和第二匹配信号线(MLB)，所述方法包括：对所述第一匹配信号线充电的充电电路、连接在所述第二匹配线的反馈控制电路；所述若干或非存储单元内容均匹配时，所述第一匹配信号线和所述第二匹配信号线之间存在电压差足以导致输出匹配信号；所述若干或非存储单元中至少一个内容不匹配时，所述第一匹配信号线通过所述内容不匹配的或非存储单元对所述第二匹配信号线充电，并促使所述反馈控制电路关断所述充电电路，由此所述第一匹配信号线和所述第二匹配信号线之间的电压差不足以输出匹配信号。

2.内容可寻址存储器存储单元匹配检测电路，包括预充电电路、充电电路、反馈控制电路、均衡电路和若干或非存储单元，所述预充电电路与所述充电电路以及反馈控制电路连接，由所述若干或非存储单元并联形成第一匹配信号线和第二匹配信号线，所述充电电路与所述第一匹配信号线连接，所述反馈控制电路与所述第二匹配信号线连接，所述均衡电路连接在所述第一匹配信号线和所述第二匹配信号线之间。

3.如权利要求2所述的检测电路，其特征在于，

所述预充电电路包括第一P型晶体管(P1)；

所述反馈控制电路包括第一N型晶体管(N1)、第二N型晶体管(N2)和第三N型晶体管(N3)；

所述第二N型晶体管(N2)与所述第三N型晶体管(N3)的栅极相连，所述第二N型晶体管(N2)与所述第三N型晶体管(N3)的源极均连接在所述第一N型晶体管(N1)的漏极上，所述第一N型晶体管(N1)的栅极连接评估信号，所述第一N型晶体管(N1)的源极连接地；

所述充电电路包括第二P型晶体管(P2)和第四N型晶体管(N4)；

所述第一P型晶体管(P1)的源极与所述第二P型晶体管(P2)的源极连接高电平，所述第一P型晶体管(P1)的栅极连接预充电信号，所述第一P型晶体管(P1)的漏极与所述第二N型晶体管(N2)的漏极连接在节点(A)；所述第二P型晶体管(P2)的栅极连接非评估信号，所述第二P型晶体管(P2)的漏极与所述第四N型晶体管(N4)的漏极相连；所述第四N型晶体管(N4)的栅极连接在节点(A)；所述第四N型晶体管(N4)的源极与所述第一匹配信号线连接，所述第二N型晶体管(N2)与所述第三N型晶体管(N3)的栅极相连，所述第二N型晶体管(N2)与所述第三N型晶体管(N3)的源极均连接在所述第一N型晶体管(N1)的漏极上，所述第一N型晶体管(N1)的栅极连接评估信号，所述第一N型晶体管(N1)的源极连接地；所述第二匹配信号线连接在所述第二N型晶体管(N2)和所述第三N型晶体管(N3)的栅极上，所述第三N型晶体管(N3)的漏极连接在所述第二匹配信号线上。

4.如权利要求2或3所述的检测电路，其特征在于所述检测电路还包括敏感放大器，所述敏感放大器与所述第一匹配信号线和所述第二匹配信号线连接，用于放大并输出匹配或不匹配信号。

5.如权利要求2或3所述的检测电路，其特征在于所述均衡电路包括第五N型晶体管(N5)；所述第五N型晶体管(N5)的栅极连接复位信号，所述第五N型晶体管(N5)的漏极与所述第一匹配线号线连接，所述第五N型晶体管(N5)的源极与所述第二匹配线号线连接。

6.如权利要求2或3所述的均衡电路，其特征在于所述均衡电路包括由第六N型晶体管和第三P型晶体管组成的传输门；

所述第六N型晶体管的漏极与所述第三P型晶体管的源极均连接在所述第一匹配信号线上，所述第六N型晶体管的源极与所述第三P型晶体管的漏极均连接在所述第二匹配信号线上，所述第六N型晶体管的栅极连接复位信号，所述第三P型晶体管的栅极连接非复位信号。

7.互补式内容可寻址存储器存储单元匹配检测方法，其中若干或非存储单元并联形成第一匹配信号线(MLA)和第二匹配信号线(MLB)，所述方法包括：连接在所述第一匹配信号线的反馈控制电路、对在第二匹配信号线放电的放电电路，所述若干或非存储单元内容均匹配时，所述第一匹配信号线和所述第二匹配信号线之间存在电压差足以导致输出匹配信号；所述若干或非存储单元中至少一个内容不匹配时，所述内容不匹配的或非存储单元通过所述放电电路放电，并促使所述反馈控制电路关断所述放电电路，由此所述第一匹配信号线和所述第二匹配信号线之间的电压差不足以输出匹配信号。