[发明专利]一种基于CMOS工艺的用于变换器控制电路的集成电路芯片

说明书

技术领域

本发明涉及集成电路领域，尤其涉及一种基于CMOS工艺的用于变换器控制电路的集成电路芯片。

背景技术

众所周知，34063芯片是专用于直流-直流(DC/DC)变换器控制部分的单片双极型线性集成电路芯片。34063芯片由于价格便宜，电路简单且效率满足一般要求，尤其是可以根据需要灵活搭配外围电路实现升压、降压、反压、单端初级电感转换器等，所以得到广泛使用。

34063芯片的内部框图如图1所示，它包括1.25V参考源11、固定占空比的振荡器12(最大占空比为ton/T，但可通过管脚I s检测到峰值电流提前关掉ton，从而保护开关管)、电压环比较器13和逻辑控制电路，其中，逻辑控制电路包括与门14和触发器15，34063芯片的主管采用内置NPN开关管T1，副管外置。34063芯片有8个引脚，分别为：引脚1接开关管集电极，引脚2接开关管发射极，引脚3接定时电容，引脚4接地，引脚5为FB(即接比较器反相输入端)，引脚6接输入电压V+(VIN)，引脚7用于电流检测，引脚8接驱动管集电极。

34063芯片的工作原理如下：

振荡器12通过恒流源对外接在管脚CT上的定时电容不断地充电和放电，以产生振荡波形，该频率取决于管脚CT上电容的大小。在振荡器12对外充电时，与门14的输入端C为高电平，若此时电压环比较器13的输入电平低于阈值电平，即与门14的输入端D也为高电平时，触发器15被置为高电平，输出开关管T1导通。反之，在振荡器12放电期间，与门14的输入端C为低电平，触发器15被复位，使得输出开关管T1处于关闭状态。

振荡器12的电流限制检测管脚Is通过检测连接在引脚6和引脚7之间外接电阻(图中未示)上的压降来完成功能。当检测到该外接电阻上的电压降接近超过300mY时，开始进行电流限制；此时通过管脚CT对定时电容进行快速充电，以减少充电时间和输出开关管T1的导通时间，结果是使得输出开关管T1的开关时间延长。

图2-4示出了上述34063芯片的典型应用电路，其中：图2为升压模式的变换器电路，图3为降压模式的变换器电路，图4为反向模式的变换器电路。由图可知，电感和二极管的接法改变了变换器电路的电压转换模式。

结合图1-4，当34063芯片10作为升压或降压应用时，引脚1和引脚2间的NPN开关管T1是主管。在时钟(CLK)的下降沿打开主管T1，当通过电压环比较器13检测到变换器电路的输出电压VO为高时，触发器15翻转关断主管T1；副管采用外置二极管。

由上述现有的34063芯片构成的开关式变换器电路虽然价格便宜、应用广泛，但它的局限性也是显而易见的，主要有以下几点：

1、效率偏低：对于降压应用，效率一般只有70％左右，变换器电路的输出电压VO低时效率更低，这就使它不能用在某些对功耗要求严格的场合，比如USB提供电源的应用；

2、老旧的双极性(Bipolar)工艺，频率低，最高频率只有100kHz；

3、占空比范围偏小，约在15％～80％，从而限制了芯片的动态范围，不适用某些输入电压变化较大的应用场合。

这些缺点是可以用现在已经发展的非常成熟的CMOS工艺的集成电路补足的，而且成本不会比用便宜的BJT(Bipolar Junction Transistor，三极管)工艺贵，例如采用PMOS管或NMOS管取代NPN管作为主管；然而这种方式却存在以下缺点：

1、若用一个PMOS管取代NPN管作为主管，则34063芯片所具有的灵活性丧失，它将实现不了升压功能；具体来说：一方面，当PMOS主管打开时，引脚2处的电压被钳制在一个阈值电压而不能下拉到地，损耗比较大；另一方面，当外置副管打开时，引脚2处的电压上升到Vout，比PMOS主管的栅控制端电压VIN高，从而使该PMOS管无法关断。

2、若用一个NMOS管取代NPN管作为主管，则在降压模式下，NMOS主管的驱动需要自举电路提高栅压，否则电压VIN传输到引脚2会有阈值电压的损耗；若再用没有体隔离的NMOS管，则损耗将更大(因为NMOS主管由于体效应导致阈值电压上升，开关导通电阻增大，损耗增大)，因此为了保证高效率就需要采用具有体隔离的NMOS管及驱动它的自举电路来实现降压的功能；这样就不能用一般的CMOS工艺来实现了，从而导致了总体成本提高，灵活性也不高。

鉴于上述情况，我们需要有一种新的集成电路架构，以在34063芯片的成本基础上，实现34063芯片的功能和灵活性，从而克服由34063芯片构成的开关式变换器电路的局限性。

发明内容