[发明专利]鳍式晶体管的鳍部的形成方法

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及鳍式晶体管的鳍部的形成方法。

背景技术

随着半导体工艺技术的不断发展，工艺节点逐渐减小，后栅(gate-last)工艺得到了广泛应用，以获得理想的阈值电压，改善器件性能。但是当器件的特征尺寸(CD，Critical Dimension)进一步下降时，即使采用后栅工艺，常规的MOS场效应管的结构也已经无法满足对器件性能的需求，多栅器件作为常规器件的替代得到了广泛的关注。

鳍式场效应晶体管(Fin FET)是一种常见的多栅器件，图1示出了现有技术的一种鳍式场效应晶体管的立体结构示意图。如图1所示，鳍式场效应晶体管包括：半导体衬底10，所述半导体衬底10上形成有凸出的鳍部14，鳍部14一般是通过对半导体衬底10刻蚀后得到的；介质层11，覆盖所述半导体衬底10的表面以及鳍部14的侧壁的一部分；栅极结构，横跨在所述鳍部14上，覆盖所述鳍部14的顶部和侧壁，栅极结构包括栅介质层(图中未示出)和位于栅介质层上的栅电极12。对于Fin FET，鳍部14的顶部以及两侧的侧壁与栅极结构相接触的部分都成为沟道区，即具有多个栅，有利于增大驱动电流，改善器件性能。更多关于鳍式场效应晶体管的结构及形成方法请参考公开号为“US7868380B2”的美国专利。

但是，现有的鳍式场效应晶体管的鳍部14的形成工艺通常采用光刻工艺，在半导体衬底表面形成与鳍部14对应的光刻胶图形，以光刻胶图形为掩膜，刻蚀半导体衬底形成凸出的鳍部14，光刻胶图形对应一个鳍部14，形成鳍部14的效率低。

发明内容

本发明解决的问题是提供一种形成效率高的鳍式晶体管的鳍部的形成方法。

为解决上述问题，本发明提供一种鳍式晶体管的鳍部的形成方法，包括：提供半导体衬底；在所述半导体衬底表面形成具有开口的硬掩膜层；以所述硬掩膜层为掩膜，刻蚀第一深度的所述半导体衬底，在所述半导体衬底形成沟槽；沿平行半导体衬底表面方向刻蚀部分宽度的所述硬掩膜层；在所述沟槽内填充介质层直至所述介质层与所述硬掩膜层齐平；去除所述硬掩膜层；以所述介质层为掩膜，刻蚀第一深度的所述半导体衬底。

可选的，所述沟槽的侧壁为竖直的形貌或为倾斜角度的形貌。

可选的，当沟槽的侧壁具有倾斜角度时，倾斜角度为80度至90度。

可选的，所述硬掩膜层材料为氮化硅。

可选的，所述硬掩膜层厚度为200nm至500nm。

可选的，刻蚀所述硬掩膜层的部分宽度为100埃至250埃。

可选的，所述介质层的材料为氧化硅。

可选的，所述介质层的厚度为200nm至500nm。

与现有技术相比，本发明具有以下优点：本发明的实施例能够同时形成两个鳍部，并且能够减少刻蚀的步骤，提高了效率。

进一步地，本发明的实施例能够同时形成两个形貌不同的鳍部且不需要额外的光刻步骤，减少工艺步骤和制造成本。

附图说明

图1是现有技术的一种鳍式场效应晶体管的立体结构示意图；

图2是本发明的实施例的鳍式晶体管的鳍部的形成方法流程示意图；

图3至图10是本发明的实施例的鳍式晶体管的鳍部的形成方法的过程示意图。

具体实施方式

由背景技术可知，现有的鳍式场效应晶体管的鳍部14的形成工艺通常采用光刻工艺，在半导体衬底表面形成与鳍部14对应的光刻胶图形，以光刻胶图形为掩膜，刻蚀半导体衬底形成凸出的鳍部14，光刻胶图形对应一个鳍部14，形成鳍部14的效率低。

此外，本发明的发明人还发现，采用现有技术形成的鳍部14形貌通常类似，无法采用一次光刻工艺形成形貌不同的鳍部14，在形成鳍式CMOS晶体管，当NMOS晶体的鳍部与PMOS的鳍部形貌要求不同时，需要额外的光刻工艺，才能满足上述的需求，这样增加了工艺步骤和制造成本。

为此，本发明的发明人提供一种鳍部的形成方法，请参考图2，包括如下步骤：

步骤S101，提供半导体衬底；

步骤S102，在所述半导体衬底表面形成具有开口的硬掩膜层；

步骤S103，以所述硬掩膜层为掩膜，刻蚀第一深度的所述半导体衬底，在所述半导体衬底形成沟槽；

步骤S104，沿平行半导体衬底表面方向刻蚀部分宽度的所述硬掩膜层；

步骤S105，在所述沟槽内填充介质层直至所述介质层与所述硬掩膜层齐平；

步骤S106，去除所述硬掩膜层；