[发明专利]面向4G光载无线通信的频率综合电路

说明书

所属技术领域

本发明属于4G移动通信领域，涉及一种用于IMT-Advanced(4G)标准的RoF系统中提供调制解调时钟信号的频率综合模块电路。

背景技术

随着第三代移动通信系统(3G)在世界各国的商用化，第四代移动通信系统(4G)系统已经成为研究重点。根据国际电信联盟ITU提出的目标，4G移动无线宽带技术将采用的主要新技术为OFDM，MIMO。随着光纤通信技术的发展，系统对各个模块的工作速度和稳定度的要求也越来越高。MIMO技术利用多天线系统的空间信道特性，使用多空间通道传送和接收数据，能同时传输多个数据流，在不增加带宽和天线发送功率的情况下，信道容量随着天线数量的增大而线性增大，从而有效提高数据速率和频谱效率。同时MIMO利用多天线来抑制信道衰落。应用MIMO技术的无线宽带移动通信系统从基站端的多天线放置方法上可以分为两大类：一类是多个基站天线集中排列形成天线阵列，放置于覆盖小区，这一类可以称为集中式MIMO；另一类是基站的多个天线分散放置在覆盖小区，可以称为分布式MIMO。

由于MIMO是多入多出，无线网络讯号通过多重天线进行同步收发，因此需要一组频率相同，相位差恒定的频率综合模块来提供调制解调信号。因此，频率综合模块成为MIMO技术中的重要组成部分。频率综合模块对信号的稳定度、移动终端的功耗有很大影响。要实现最佳的无线移动通信系统性能，必须有高效和高稳定度的频率综合模块，同时单片集成和低成本也成为趋势。为实现高稳定度，方便灵活的可控频率综合模块，本发明针对上述对频率综合模块的要求，采用直接数字频率合成器(DDS)与延迟锁相环(DLL)相结合的频率综合模块，结合天线的设计，提出一种新型频率综合模块用于MIMO技术中作为调制解调信号。传统设计中，将DDS于PLL配合，作为频率综合模块，由于PLL频率捷变时间的限制，会掩盖DDS变频时间极快的优点，尤其是在输出频率要求较高时，分频比N相应增大，这种缺点将更加突出。

发明内容

本发明的目的是克服现有技术的上述不足，为RoF系统提供一种具有频率变换速度快，相位调制精度高的频率综合模块。本发明设计了直接数字频率合成器(DDS)与延迟锁相环相(DLL)结合的结构，两部分均用数字电路方法实现，抗噪声、低功耗、抗抖动，同时的特点。为此本发明采用如下的技术方案：

一种面向4G光载无线通信的频率综合电路，包括直接数字频率合成器、鉴相器由多个延时单元构成的延时链、多工器(MUX)和数字控制器，所述的直接数字频率合成器用于在数字控制器的控制下生成频率可控的正弦信号，作为参考时钟，参考时钟和延时链输出的反馈时钟被送入鉴相器，鉴相器将输出的关于两者的相位差的脉冲信号传递至数字控制器，控制器根据该脉冲信号调节延时链的各个延时单元的工作状态，锁定延时链的输出，并通过多工器选取不同个数的延迟单元，从而得到与参考时钟的频率相同但相位差恒定的时钟信号。

作为优选实施方式，所述的直接数字频率合成器包括参考频率源、初始相位寄存器、频率寄存器、相位累加器、相位寄存器、加法器、正弦ROM表、数模转换器和滤波器，初始相位寄存器存有初始相位值以决定初始状态的相位；频率寄存器存有相位增量值，以决定每个时钟脉冲信号的相位增量，两者由数字控制器通过频率控制字给入；查找表中存入了正弦信号在一个周期内相应的相位值所对应的幅度值；当参考频率源的时钟脉冲上升沿到达时，相位寄存器工作，其结果一方面反馈到相位累加器，在下一个时钟脉冲作用下继续与频率控制字相加，另一方面，取出高位与初始相位寄存器相加，生成正弦ROM表地址值，通过查找，以得到相位的幅度值，通过数模转换器和滤波器得到频率可控的正弦信号。

本发明将DDS的输出，链接到DLL上，通过DDS中输入的频率控制字可以方便的控制输出信号的频率，通过DLL中多路选通器单元方便的控制调相幅度，即相邻调制信号的相位差，增大了对频率综合模块的控制能力，获得频率可控，相位精确的时钟信号，同时对DDS与DLL电路进行优化，满足MIMO技术的高速需求。若能实现与标准CMOS工艺完全兼容的直接数字频率合成器(DDS)与延迟锁相环(DLL)相结合的频率综合模块电路，则可减小芯片面积，降低制作成本和封装成本，并且可靠性好，易于工业化，从而可替代现有的面积较大的PLL频综电路。具体而言，与现有的传统频率综合模块PLL相比，本发明具有以下突出优点：

a)采用DDS与DLL相配合的组合方式，可充分利用DDS的优势，频率分辨率高、频点数多、开环结构令其转换速度快、相位可连续变化及波形变换灵活。