[发明专利]使用双程序计数器计算待处理指令地址的系统

权利要求书

1.一种使用双程序计数器计算待处理指令地址的系统，包括第一程序计数器模块、指令译码单元、执行单元、存储单元和写回单元，其特征在于，所述写回单元包括第二程序计数器模块，所述第一程序计数器模块包括第一全加器和第一程序计数寄存器，所述第二程序计数器模块包括第二全加器和第二程序计数寄存器；其中，所述第一程序计数器模块为系统取指令功能模块，所述第二程序计数器模块为写回级程序计数器模块，实现下一条待完成指令的地址计算。

2.根据权利要求1所述的系统，其特征在于，所述第一程序计数寄存器中的值为系统待取指令的地址，所述第二程序计数寄存器中的值为系统下一条待完成指令的地址。

3.根据权利要求1或2所述的系统，其特征在于，所述系统开始执行程序时，所述第一程序计数寄存器中的值为起始地址，所述第二程序计数寄存器的值也为起始地址。

4.根据权利要求1或2所述的系统，其特征在于，所述存储单元向所述写回单元提供控制信号，所述第二程序计数器模块根据所述控制信号修改所述第二程序计数寄存器中的值。

5.根据权利要求4所述的系统，其特征在于，所述存储单元包括寄存器堆,所述寄存器堆包括一般寄存器和链接寄存器；其中，所述控制信号为中断信号或者异常信号时，所述链接寄存器存储中断返回地址或者异常返回地址，在系统处于无中断或者无异常情况时，所述链接寄存器做一般寄存器使用。

6.根据权利要求4所述的系统，其特征在于，所述控制信号包括：中断信号、寄存器写回信号和指令完成信号。

7.根据权利要求6所述的系统，其特征在于，所述控制信号为中断信号时，所述第二程序计数器模块将所述第二程序计数寄存器中的值写回到所述链接寄存器，则所述链接寄存器中的值为中断返回地址，所述第二程序计数寄存器和所述第一程序计数寄存器中的值改写为中断入口地址。

8.根据权利要求6所述的系统，其特征在于，所述控制信号为寄存器写回信号时，将写回到所述第一程序计数寄存器中的值同时写回到所述第二程序计数寄存器。

9.根据权利要求6所述的系统，其特征在于，所述控制信号为指令完成信号时，所述第二程序计数寄存器的值改写为所述第二程序计数寄存器的值与指令地址偏移量之和。