[发明专利]移位寄存器单元以及栅极驱动电路

说明书

技术领域

本发明涉及一种移位寄存器单元以及栅极驱动电路，尤其涉及一种液晶显示技术领域内的移位寄存器单元以及栅极驱动电路。

背景技术

在液晶显示器中，实现一帧画面显示的基本原理是通过源极驱动将每一行像素所需的数据信号依次从上往下输出，栅极驱动依次从上到下对每一行像素栅极输入一定宽度的方波进行选通。图1和图2分别为面板集成栅极驱动电路GOA模块工作原理图及其输出波形图，图3为现有移位寄存器单元电路原理图。

基本的栅极驱动电路的制造方法是首先制成栅极驱动集成电路(栅极驱动IC)和源极驱动集成电路(源极驱动IC)，然后通过IC贴附工艺COG(COG：chip on glass)将IC绑定在玻璃面板上。当分辨率较高时，栅极驱动输出较多，玻璃两侧有限的空间内栅极驱动线排列越来越密，当分辨率进一步增加时，考虑到中小尺寸面板窄边框的要求，栅极驱动线将很难排列。即使能够容纳如此多的栅极驱动线，也会增加IC使用颗数，增加COG工艺步骤，降低产品的良率且增加了成本。目前应对这一问题的解决办法是通过面板集成栅极驱动电路(GOA：Gate driver On Array)的设计，在不增加任何工艺和成本的情况下将栅极驱动集成电路通过阵列工艺制作在玻璃面板上。栅极驱动电路的集成不但可以节省成本，减少了小尺寸液晶显示器集成电路“绑定工艺”的步骤，同时还增加了面板的可靠性。

但是，现有栅极驱动电路存在着下拉薄膜晶体管阈值电压在直流偏压下漂移和时钟跳变带来噪声等电路的可靠性问题，这些电路可靠性问题会影响液晶显示器的显示效果，而这一问题主要源于组成栅极驱动电路的移位寄存器单元。

发明内容

为了克服上述的缺陷，本发明提供一种输出信号更为可靠和稳定的移位寄存器单元。

为达到上述目的，本发明移位寄存器单元包括，

输入端，包括：起始信号输入端，第一时钟信号输入端，第二时钟信号输入端，有效信号输入端，无效信号输入端和复位信号输入端；

预充电电路，响应第一时钟信号和起始信号的有效信号，输出有效信号；所输出的有效信号持续至下一个第一时钟信号有效信号周期的开始；

第一电路，响应所述预充电电路的有效信号，第一时钟信号的无效信号和第二时钟信号的有效信号，该第一电路输出有效信号；在所述预充电电路的有效信号截止后，该第一电路输出无效信号；响应第一时钟信号的有效信号该第一电路输出无效信号；

第二电路，响应所述预充电电路的有效信号，该第二电路输出无效信号；所述预充电电路的有效信号截止后，响应第一时钟信号的有效信号该第二电路输出无效信号；所述预充电电路的有效信号截止后，响应第一时钟信号的无效信号和第二时钟信号的有效信号，该第二电路输出有效信号；

第三电路，连接所述第一电路和所述第二电路的输出端，响应第一电路输出的有效信号、第二时钟有效信号、第一时钟无效信号和第二电路输出的无效信号，该第三电路输出有效信号；响应第一时钟有效信号或第一电路输出的无效信号该第三电路输出无效信号；

输出端，连接所述第三电路的输出端，输出信号；

复位电路，连接所述输出端，响应复位信号的有效信号使所述输出端输出复位。

特别是，所述第一电路包括：

第一上拉子电路：响应于所述预充电电路输出的有效信号和第二时钟信号的有效信号，输出有效信号；以及，

下拉子电路：响应于第一时钟信号的有效信号，将所述第一上拉单元输出的信号拉低至无效信号。

特别是，所述第二电路包括：

第三上拉子电路：响应于第二时钟信号的有效信号，输出有效信号；响应于第二时钟信号的无效信号，输出无效信号；以及，

第一双下拉子电路：连接于所述预充电电路的输出端，响应于所述预充电电路输出的有效信号，将所述第二上拉子电路输出的信号拉低至无效信号；预充电电路输出的信号截止后，响应于第一时钟信号的有效信号，将所述第二上拉子电路输出的信号拉低至无效信号。

特别是，所述第三电路包括：

第二上拉子电路：连接于所述第一电路的输出端，响应于所述第一电路输出的有效信号，输出有效信号；响应于所述第一电路输出的无效信号，输出无效信号；以及，

第二双下拉子电路：连接于所述第二电路的输出端，响应于所述第二电路输出的有效信号或第一时钟信号的有效信号，将所述第二上拉子电路输出的信号拉低至无效信号。

进一步，所述第一上拉子电路，包括：第二电子开关和第三电子开关；