[发明专利]一种GaN基增强型MOSHFET器件及其制备方法

权利要求书

1.一种GaN增强型MOSHFET器件，包括衬底(1)及生长于衬底(1)之上的外延层，其特征在于，外延层由下往上依次包括应力缓冲层(2)及GaN层(3)，GaN层(3)上设有一层p-GaN层(6)和p-GaN层(6)外侧的异质结构势垒层(10)，p-GaN层(6)和异质结构势垒层(10)表面形成一层绝缘介质层(12)，且在p-GaN层(6)表面形成的绝缘介质层(12)为栅极区域，绝缘介质层(12)部分覆盖异质结构势垒层(10)并在异质结构势垒层(10)未被覆盖的表面形成源极区域和漏极区域，源、漏区域上蒸镀欧姆接触金属(13)，栅极区域蒸镀栅极金属(14)。

2.根据权利要求1所述的GaN增强型MOSHFET器件，其特征在于，p-GaN层(6)厚度在1nm～20nm之间。

3.根据权利要求1所述的GaN增强型MOSHFET器件，其特征在于，异质结构势垒层(10)的材料AlGaN、AlInN、AlInGaN、AlN中的一种或任意几种组合，该异质结构势垒层为非掺杂层或n型掺杂层；GaN层(3)为高阻GaN层。

4.根据权利要求1所述的GaN增强型MOSHFET器件，其特征在于，该绝缘介质层(12)为SiO2、SiNx、Al2O3、AlN、HfO2、MgO、Sc2O3、Ga2O3、AlHFOx、HFSiON中的一种或任意几种。

5.根据权利要求1所述的GaN增强型MOSHFET器件，其特征在于，绝缘介质层厚度在1nm～100nm之间。

6.根据权利要求1～5任一项所述的GaN增强型MOSHFET器件，其特征在于，欧姆接触金属(13)为Ti/Al/Ni/Au合金或Ti/Al/Ti/Au合金或Ti/Al/Mo/Au合金；栅极金属(14)为为Ni/Au合金或Pt/Au合金或Pd/Au合金。

7.根据权利要求1～5任一项所述的GaN增强型MOSHFET器件，其特征在于，所述异质结构势垒层厚度大于p-GaN层，并部分覆盖p-GaN层。

8.根据权利要求1～5任一项所述的GaN增强型MOSHFET器件，其特征在于，GaN层(3)表面还设有一层AlN插入层。

9.一种GaN增强型MOSHFET器件的制备方法，其特征在于，使用了两次掩膜技术来制作栅极区域、源极区域和漏极区域，通过第一次掩膜，在衬底上二次生长p-GaN层形成栅极区域，可以更进一步增大MOSHFET的阈值电压；然后通过第二次掩膜，在接入区二次生长异质结构势垒层，形成源极区域和漏极区域。

10.根据权利要求9所述的GaN增强型MOSHFET器件的制备方法，其特征在于，具体包括以下步骤：

A、利用金属有机化学气相沉积或者分子束外延，在衬底上依次生长应力缓冲层(2)和GaN层(3)；

B、在GaN层(3)上，通过等离子体增强化学气相沉积或原子层沉积或物理气相沉积或者磁控溅镀，均匀生长一层介质层作为选择生长掩膜层(4)；

C、采用光刻技术，选择性刻蚀掩膜层(4)，保留接入区掩膜层(5)；

D、利用金属有机化学气相沉积或者分子束外延，选择生长p-GaN层(6)；

E、干法刻蚀完成器件隔离后，利用湿法腐蚀去除接入区掩膜层(5)，作为异质结构势垒层(10)的接触界面(7)；

F、通过等离子体增强化学气相沉积或原子层沉积或物理气相沉积或者磁控溅镀，在接触界面(7)上沉积一层介质层(8)，作为选择生长异质结构势垒层的掩膜层；

G、采用光刻技术，选择性刻蚀掩膜层(8)，保留栅极区域掩膜层(9)；

H、利用金属有机化学气相沉积或者分子束外延，选择生长异质结构势垒层(10)；

I、利用湿法腐蚀去除栅极区域掩膜层(9)，作为绝缘介质层(12)的接触界面(11)；

J、利用等离子体增强化学气相沉积或原子层沉积或物理气相沉积，在接触界面(11)沉积上绝缘物质，作为栅极绝缘层；

K、采用光刻技术，湿法腐蚀或者干法刻蚀去除源极、漏极欧姆接触区域的绝缘层物质，再蒸镀上欧姆接触金属(13)；

L、采用蒸镀工艺，在栅极绝缘层上蒸镀上栅极金属(14)。