[发明专利]一种制作锥形穿硅通孔时采用的刻蚀方法

说明书

技术领域

本发明涉及一种制作锥形穿硅通孔(Through Silicon Via，TSV)时所使用的刻蚀方法，所述的刻蚀方法可操作性强，适合于工业化生产，不仅降低制作晶圆TSV的工艺成本，而且提高了TSV的电镀填充的成品率。

背景技术

为了满足超大规模集成电路(VLSI)发展的需要，新颖的3D堆叠式封装技术应运而生。它用最小的尺寸和最轻的重量，将不同性能的芯片和多种技术集成到单个封装体中，是一种通过在芯片和芯片之间、晶圆和晶圆之间制造垂直电学导通，实现芯片之间互连的最新的封装互连技术，与以往的IC封装键合和使用凸点的叠加技术不同，所述的封装互连技术是采用TSV(Through Silicon Via，穿硅通孔)代替了2D-Cu互连，能够使芯片在三维方向堆叠的密度最大，外形尺寸最小，并且大大改善芯片速度和低功耗的性能。因此，日月光公司集团研发中心总经理唐和明博士在Chartered2007技术研讨会上将TSV称为继线键合(Wire Bonding)、载带自动焊(TAB)和倒装芯片(FC)之后的第四代封装技术。

为了实现IC器件的TSV晶圆级封装，需要完成几个重要工艺技术的开发。(1)通孔制备，采用DRIE在晶圆上制备高深宽比的Si通孔；(2)通孔电镀，在通孔侧壁上淀积SiO₂绝缘层后，通过种子层电镀金属Cu使充满整个Si通孔；(3)化学机械抛光(CMP)，采用CMP将过量的Cu研磨掉后继续研磨晶圆可以获得不同厚度TSV圆片；(4)圆片与圆片或芯片与圆片之间的精确对准后的键合工艺。在上述几个重要工艺当中，TSV的刻蚀是很关键的一个工序。考虑到成本，精度控制等因素，一般倾向于使用干法刻蚀来制作TSV。刻蚀过程比较复杂，不同的三维IC中通孔的分布位置、密度和尺寸(包括孔深和孔径)是不同的。通孔技术需要能满足对轮廓形状的控制(包括控制倾斜度、形状、粗糙度、过刻蚀等)，同时又要求工艺能具有可靠性、实用性和重复性，最后，成本也要能被合理控制。TSV的制作一般使用BOSCH工艺刻蚀，这是一种基于等离子刻蚀的深硅刻蚀工艺。在刻蚀过程中通过快速循环切换刻蚀和沉积，即在每个刻蚀循环周期中，暴露的硅被各向同性刻蚀，再沉积一层聚合物来保护，然后聚合物被分解去除，暴露的硅再被蚀刻，周而复始，直至程序结束。从而实现深度刻蚀，而且通孔侧边非常垂直。垂直式通孔有利于提升通孔的数量和密度，但是对于TSV这种具有垂直侧壁、高深宽比的结构，后续的绝缘层、阻挡层和种子层的沉积，以及TSV电镀工艺都很难达到要求，具有极高的工艺难度，增加了制作成本。后续沉积工艺较难控制。比如薄膜的沉积，由于垂直型的TSV孔径很小，深度很大，因此传统的沉积工艺只能沉积在TSV开口处，而在TSV较深处的侧壁和底部很难沉积；在TSV电镀方面，由于电镀液的Cu²⁺在TSV的开口处扩散移动速度明显大于TSV孔深处的速度，因此电镀速度的差异使得铜更多沉积在垂直TSV的开口处，从而导致TSV开口被铜填充堵死，而孔内形成空洞。

发明内容

为了能够降低TSV的制作工艺难度，解决TSV刻蚀后的后续工艺的实现，本发明的目的在于提供一种制作锥形(倒梯形)TSV的工艺方法，所述的锥形实际是倒梯形，即上面大下面小的一种锥形。