[发明专利]用于为多道PCI高速IO互连提供线缆冗余和故障转移的方法和装置

说明书

技术领域

本发明的实施方式总体上涉及外围组件互连高速(PCIE)总线，并且更具体地，涉及为多道(multi-lane)PCIE IO互连提供线缆冗余和故障转移(failover)的方法和装置。

背景技术

外围组间互连(PCI)标准首先在1990年代早期引入。通过使用连接至前侧总线和处理器的PCI桥接芯片，PCI针对连接至PCI总线的任何外围设备提供对计算机系统内的系统存储器的直接访问。PCI桥接芯片独立于处理器的速度而调整PCI总线的速度，从而实现高度的可靠性。

PCI高速(PCIE)标准是PCI标准的后继，在此通过引用将其相关内容结合于此。相比于PCI，PCI高速可以利用更少的物理管脚实现更高的传输速率。不同于先前一代的PCI总线，PCI高速使用点对点的总线架构。相应地，专用总线用于在使用PCIE总线系统的任何两个设备之间的数据事务。该专用总线由在通信设备之间建立点对点连接的交换机辅助。由此，该交换机用作设备之间的中介设备，并且物理地并且逻辑地位于附接至计算机系统的任何两个设备之间。

PCIE交换机包括多个端口以促进向计算机系统附接设备。交换机的端口和设备之间的物理连接通常被称作链路。每个链路包括一个或者多个道，并且每个道能够双向传输数据。由此，每个道是全双工连接。

包括单个道的链路被称作x 1链路。类似地，包括两道或者四道的链路分别被称作x2链路或者x4链路。PCI高速允许具有不同宽度的接口，诸如x1、x2、x8、x12、x16和x32链路，以便满足各种外围设备对于带宽的不同需求。由此，专用总线可以是1道、2道、4道、8道、12道、16道或者32道的宽度。

当代的服务器类计算机频繁地使用PCIE IO适配器作为主要的IO适配器技术。通常，CPU附件包括有限数量的PCIE适配器插槽以定制特定服务器的IO选项。然而，CPU机架封装(chassis packaging)典型地将其限制为很少数量的此类插槽，而每个机架的计算机功率随着多核处理器芯片而显著地增长。通常，服务器提供机制以向一个或者多个附加“IO扩展”机架中的PCI适配器连接CPU。例如，在PCIE系统中，PCI根端口(PRP)(也称作PCIE主机桥接(PHB))是CPU电子设备的组件，并且创建直接连接单一PCIE IO适配器插槽的、或者连接IO扩展机架中的PCIE交换机的PCI总线，该IO扩展机架将该PHB总线扩展为该交换机之下的多个PCIE适配器插槽。IO扩展需要将一个或者多个PCIE适配器插槽置于扩展机架中，并且向CPU机架内的PHB连接这些插槽。

典型地，由于这些IO扩展机架是物理上不同的电子机架或者附件，因此在CPU机架内的PHB和IO扩展机架内的PCIE适配器插槽之间的电子连接在这些附件之间需要物理线缆连接。这些线缆在PHB和PCIE适配器插槽之间可能需要多于数英寸的互连距离，并且甚至可能在包括CPU和IO扩展附件的不同物理框架之间进行扩展。

发明内容

本公开的特定方面提供了为第一PCIE桥接装置和第一输入/输出(IO)设备之间的连接提供故障转移操作的方法，该方法总体上包括：通过使用第一PCIE桥接装置的道的第一集合，通过第一链路在第一PCIE桥接装置和第一IO设备之间交换总线化位的第一集合；以及响应于检测到第一链路中的故障，通过使用连接第二PCIE桥接装置和第二IO设备的第二链路的未使用部分，在第一PCIE桥接装置和第一IO设备之间交换总线化位的第二集合。

本公开的特定方面提供了一种为第一PCIE桥接装置和第一输入/输出(IO)设备之间的连接提供故障转移操作的装置。所述装置总体上包括：连接第一PCIE桥接装置与第一IO设备的第一链路，以及连接第二PCIE桥接装置与第二IO设备的至少一个第二链路，第一链路用于通过使用第一PCIE桥接装置的道的第一集合，在第一PCIE桥接装置和第一IO设备之间交换总线化位的第一集合；其中响应于检测到第一链路中的故障，通过使用第二链路的未使用部分，在第一PCIE桥接装置和第一IO设备之间交换总线化位的第二集合。