[发明专利]基于SERDES的视频处理系统

权利要求书

1.一种基于SERDES的视频处理系统，其特征在于，包括：中央处理器、高速通道转换扩展单元、视频数据采集单元、视频输出单元，高速通道转换扩展单元通过SERDES通道与中央处理器、视频数据采集单元、视频输出单元连接，高速通道转换扩展单元根据中央处理器的控制信号将相应的视频数据采集单元采集的视频信号通过对应的视频输出单元进行输出。

2.根据权利要求1所述的基于SERDES的视频处理系统，其特征在于，所述高速通道转换扩展单元包括：数据通道控制中枢、与该数据通道控制中枢连接的设定数目路数的SERDES通道，数据通道控制中枢通过SERDES通道接收中央处理器的控制信号。

3.根据权利要求2所述的基于SERDES的视频处理系统，其特征在于，所述数据通道控制中枢包括：数据交换控制单元，与数据交换控制单元连接的配置控制单元、至少一个解串单元、至少一个并串转换单元，分别与各解串单元连接的SERDES接收单元，分别与各并串转换单元连接的SERDES发送单元，SERDES接收单元接收高速视频数据，通过解串单元进行串并转换后输出到数据交换控制单元，数据交换控制单元根据配置控制单元的控制信号选择对应的并串转换单元将该串并转换后的数据转换为串行数据后，通过对应的SERDES发送单元发送出去。

4.根据权利要求3所述的基于SERDES的视频处理系统，其特征在于，所述数据交换控制单元包括数据方向控制寄存器、数据方向状态寄存器，数据交换控制单元根据接收的通道配置命令向数据方向控制寄存器进行写入后，读出方向状态寄存器的数值，根据该数值判断数据通道配置是否成功：若配置成功则完成动态配置；若配置失败，判断该次命令的配置次数是否超过设定的配置次数，若是则报错，若否则跳转至重新写入数据方向控制寄存器。

5.根据权利要求1所述的基于SERDES的视频处理系统，其特征在于，还包括：通过SERDES通道与所述高速通道转换扩展单元连接的级联单元，该基于SERDES的视频处理系统通过该级联单元与下一级的基于SERDES的视频处理系统连接。

6.根据权利要求1所述的基于SERDES的视频处理系统，其特征在于，还包括与中央处理器连接的IP视频采集单元。

7.根据权利要求1至6任意一项所述的基于SERDES的视频处理系统，其特征在于，所述视频数据采集单元包括：Video采集单元、RGB采集单元、SDI采集单元、HDMI采集单元中的任意一种或者任意组合。

8.根据权利要求7所述的基于SERDES的视频处理系统，其特征在于，高速通道转换扩展单元、Video采集单元、RGB采集单元、SDI采集单元、HDMI采集单元、视频输出单元采用FPGA实现，所述高速通道扩展转换单元是基于FPGA芯片的SERDES交叉。

9.根据权利要求8所述的基于SERDES的视频处理系统，其特征在于，同一SERDES两端的两片FPGA采用主从模式进行通信，发起数据交换的FPGA为主设备。

10.根据权利要求1至9任意一项所述的基于SERDES的视频处理系统，其特征在于，中央处理器通过PCI-E协议与高速通道转换扩展单元进行通信。