[发明专利]一种基于边界扫描电路的TAP接口优化电路

说明书

技术领域

本发明涉及一种基于边界扫描电路的TAP接口优化电路，可用于各种具有标准边界扫描功能的电路中，尤其是对于微控制器、微处理器、混合信号设备等PIN脚数目受限的电路来说，本发明将更具适用性。

背景技术

传统的边界扫描电路基本都是在IEEE 1149.1标准的基础上实现的，一些基于IEEE 1149.4、IEEE 1149.5、IEEE 1149.6、IEEE 1532等标准所实现的电路也是以IEEE 1149.1标准为基础，应用于不同领域而又各具特色的边界扫描电路。它们都采用四个或者五个PIN脚结构的TAP接口，包括测试数据输出信号TDO、测试模式选择信号TMS、测试时钟信号TCK、测试数据输入信号TDI以及可选的测试复位信号(异步复位信号)TRST。如图1所示，JTAG控制器通过五个PIN脚实现对目标IC中边界扫描电路的访问。

但是，由于现今的大多数系统皆整合多个IC，并有严格的尺寸限制，因此，必须尽最大可能减少PIN脚及信号控制线数目以便达到加入其它功能PIN脚和(或者)降低封装成本的目的，最终帮助设计人员达到目标IC体积外型的设计目标。而现有的四个或者五个PIN脚结构的TAP接口电路在结构上并不能满足要求。

目前为止，业界已经存在一些TAP(Test Access Port)接口优化技术。新的边界扫描标准IEEE 1149.7于2009年第二季发布，它在IEEE 1149.1标准的基础上通过一种非常复杂的方式实现了将PIN脚数目压缩至两个的目的，但是，接口转换及控制电路过于复杂，硬件开销比较大，必要时还需要引入特定功能的外围设备才能完全实现测试及调试的目的，在性能上不易满足要求。

发明内容

本发明的技术解决问题是：克服现有技术的不足之处，提供一种基于边界扫描电路的TAP接口优化电路，使得在不改变固有测试时钟频率的前提下，将传统TAP接口的四个或者五个PIN脚压缩至一个或者两个。

本发明的技术解决方案是：

一种基于边界扫描电路的TAP接口优化电路，包括发送端和接收端，所述发送端又包括JTAG控制器、数据切换电路、第一双向传输电路和第一TAP状态机；所述接收端又包括边界扫描电路、第二双向传输电路、数据处理电路、第二TAP状态机、上电复位电路、复位同步电路和控制逻辑；

JTAG控制器输出的测试数据输出信号作为数据切换电路的输入信号；JTAG控制器输出的测试模式选择信号同时作为数据切换电路和第一TAP状态机的输入信号；JTAG控制器输出的异步复位信号同时连接到数据切换电路和第一TAP状态机的输入端；外部时钟信号同时连接到JTAG控制器、数据切换电路、第一TAP状态机、数据处理电路、复位同步电路和控制逻辑；第一TAP状态机输出的使能信号输出给数据切换电路，数据切换电路该使能信号进行数据通路切换；

第一双向传输电路通过数据交换信号实现与第二双向传输电路之间的数据交换和传输，第一双向传输电路的输出信号作为JTAG控制器的测试数据输入信号；数据切换电路的一个输出作为第一双向传输电路的输入信号，另一个输出直接连接到第一双向传输电路和第二双向传输电路之间的数据交换信号线上；

在接收端中，上电复位电路为复位同步电路提供上电复位脉冲，复位同步电路还接收第二TAP状态机提供的同步复位信号，第二TAP状态机输出的同步复位信号同时还输入给控制逻辑和数据处理电路；复位同步电路输出使能信号给控制逻辑，同时还输出异步复位信号给边界扫描电路和第二TAP状态机；

第二双向传输电路接收第二TAP状态机的输出使能信号和边界扫描电路的测试数据输出信号，第二双向传输电路的输出信号同时送入数据处理电路和复位同步电路；控制逻辑还接收第一双向传输电路与第二双向传输电路之间的数据交换信号、边界扫描电路的测试数据输出信号、第二TAP状态机的输出使能信号和控制使能信号；第二TAP状态机的控制使能信号同时还输出给数据处理电路；

控制逻辑输出的置位信号、缓冲器使能信号、第一时钟信号和第二时钟信号作为数据处理电路的输入信号，另一个输出作为边界扫描电路和第二TAP状态机的测试时钟信号；数据处理电路的一个输出信号作为边界扫描电路的测试数据输入信号，另一个输出信号同时作为边界扫描电路和第二TAP状态机的测试模式选择信号。

所述第一双向传输电路包括缓冲器、电阻和第一电压比较电路，所述第二双向传输电路包括第一三态缓冲器、电阻第二电压比较电路和下拉电路；