[发明专利]对等透明时钟校正域误差的测试方法、系统及时钟测试仪

权利要求书

1.一种对等透明时钟校正域误差的测试方法，其特征在于，步骤如下：

A，将待测对等透明时钟的一个端口连接时钟测试仪的主钟端口，另一个端口连接时钟测试仪的从钟端口；

B，使时钟测试仪以设定条件由主钟端口发送同步报文，并持续设定的时间；

C，主钟端口发送每帧同步报文，记录每帧同步报文精确发送时标T_start，从钟端口接收每帧同步报文，记录每帧同步报文精确接收时标T_end；从接收到的每帧同步报文或者跟随报文中获取同步报文校正域T_corr；

D，从所述每帧同步报文校正域T_corr提取对等透明时钟计算出的驻留时间T_resi，T_resi = T_corr –T_L1，计算时钟测试仪实测的同步报文在对等透明时钟上的延迟时间T_lat，T_lat= (T_end – T_start) –T_L1 –T_L2；T_L1是主钟端口到对等透明时钟进口之间的链路延迟时间，T_L2是从钟端口到对等透明时钟出口之间的链路延迟时间；

E，计算每帧同步报文的校正域误差Ce= T_resi –T_lat；进而获得对应于步骤B中所述设定条件下、设定时间内，各帧同步报文对应的T_lat、Ce； 

F，进行校正域误差分析。

2.根据权利要求1所述的一种对等透明时钟校正域误差的测试方法，其特征在于，步骤B中所述设定条件包括：报文速率、组播报文流量及背景报文流量。

3.根据权利要求1所述的一种对等透明时钟校正域误差的测试方法，其特征在于，步骤F所述校正域误差分析是指，采用线性回归统计方法，即通过做出T_lat、Ce数据对的线性回归拟合直线分析对等透明时钟的调频有效性，分析对等透明时钟计算出的校正域的正确性，分析校正域中是否正确计入了物理层芯片上的延时。

4.根据权利要求1所述的一种对等透明时钟校正域误差的测试方法，其特征在于，步骤E到步骤F之间还包括改变步骤B中的设定条件，重复步骤C到E，获得对应设定条件下的一段时间内各帧同步报文对应的T_lat、Ce。

5.一种如权利要求1所述测试方法所采用的测试系统，其特征在于，所述测试系统包括用于连接待测对等透明时钟的时钟测试仪，该时钟测试仪设有主钟端口与从钟端口，主钟端口、从钟端口分别通过两根光纤连接待测对等透明时钟的两个端口，主钟端口用于发送同步报文，从钟端口用于接收同步报文，所述时钟测试仪还连接有用于分析时钟测试仪采集信息的后台计算机。

6.根据权利要求5所述的测试系统，其特征在于，所述主钟端口与从钟端口采用同一个外部时钟。

7.根据权利要求5所述的测试系统，其特征在于，所述两根光纤等长同性。

8.根据权利要求5所述的测试系统，其特征在于，所述后台计算机安装有统计分析所述测试仪采集信息的软件。

9.一种如权利要求1所述测试方法所采用的时钟测试仪，其特征在于，该时钟测试仪具有两个独立的时钟端口，一个为主钟端口，一个为从钟端口，两个端口分别用于采集报文发收时标，但从钟端口并不进行时间校正；所述两端口连接同一外部时钟，两端口的秒脉冲输出端口连接一片FPGA，所述FPGA用于通过对比两个秒脉冲输出端输出信号的延迟差，验证主钟端口与从钟端口是否采用了同一外部时钟。

10.根据权利要求9所述的时钟测试仪，其特征在于，所述每个端口的物理层包括DP83640芯片。