[发明专利]一种1PPS锁存器及控制方法有效

申请号：	201110236530.2	申请日：	2011-08-17
公开（公告）号：	CN102346443A	公开（公告）日：	2012-02-08
发明（设计）人：	刘忠华;李大勇;王振伟	申请（专利权）人：	北斗天汇（北京）科技有限公司
主分类号：	G05B17/02	分类号：	G05B17/02;H03H17/02
代理公司：	北京双收知识产权代理有限公司 11241	代理人：	吴杰;解政文
地址：	100088 北京市海***	国省代码：	北京;11
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	一种 pps 锁存器控制方法
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【权利要求书】：

1.一种1PPS锁存器，包括鉴相器(002)，二阶数字滤波器(004)，压控振荡器(005)，其特征在于：二阶数字滤波器(004)由FPGA器件构成，FPGA器件的逻辑单元连接结构根据matlab构建的滤波模型以VHDL硬件描述语言定义。

2.根据权利要求1所述的1PPS锁存器，其特征在于：包括时钟倍频模块(001)，倍频数为2或4。

3.根据权利要求2所述的1PPS锁存器，其特征在于：包括浮点DSP(003)，连接二阶数字滤波器(004)的信号输入端和信号输出端。

4.根据权利要求3所述的1PPS锁存器，其特征在于：压控振荡器(005)的输出信号经分频后作为鉴相器(002)的输入信号。

5.根据权利要求4所述的1PPS锁存器，其特征在于：由FPGA器件构成的二阶数字滤波器(004)包括第一乘法器(M001)，第二乘法器(M002)，第三乘法器(M003)，加法器(S001)，累加器(A001)，第一乘法器(M001)的输出作为累加器(A001)的输入；累加器(A001)的输出和第二乘法器(M002)的输出作为加法器(S001)的输入；加法器(S001)的输出作为第三乘法器(M003)的输入。

6.根据权利要求1至5任一所述的1PPS锁存器进行1PPS信号控制的方法，步骤包括：

卫星1PPS信号和本地1PPS信号输入鉴相器(002)；

鉴相器(002)输出的相位差值经过浮点DSP(003)数据类型转换为浮点型；

在matlab对二阶数字滤波建模，用VHDL语言在基于FPGA的二阶数字滤波器(004)中实现系数可调的滤波器结构，对浮点型相位差值进行平滑滤波计算；

通过浮点DSP(003)对二阶数字滤波器(004)的输出值经过浮点DSP(003)数据类型转换为整型；

浮点DSP(003)将整型数据输出给数字压控振荡器(005)；

压控振荡器(005)根据输入的数据调整1PPS的输出相位；

压控振荡器(005)输出地1PPS信号作为输入信号，反馈回鉴相器(001)。

7.根据权利要求6所述的1PPS信号控制的方法，步骤还包括：

调整时钟倍频模块(001)的倍频数，使倍频数为4，鉴相器(002)时钟频率达到200MHZ。

8.根据权利要求7所述的1PPS信号控制的方法，步骤还包括：

二级数字滤波器(004)的输出值与比例系数做乘积运算，然后进行数据类型转换。