[发明专利]一种可配置的比特置换运算系统及方法

权利要求书

1.一种可配置的比特置换运算系统，其特征在于，包括依次连接的路径选择算法单元、配置信息存储器与比特置换运算单元，其中：

所述路径算法选择单元，用于根据预设的网络配置原则，生成相应的配置信息后，将所述配置信息发送至配置信息存储器；

所述配置信息存储器，用于接收所述路径算法选择单元发送的配置信息，进行存储，并将所述配置信息发送至比特置换运算单元；

所述比特置换运算单元，用于接收所述配置信息存储器发送的配置信息，对相应的网络进行配置；配置完成后，已配置的比特置换运算单元，根据置换输入数据进行处理，生成置换输出结果。

2.根据权利要求1所述的可配置的比特置换运算系统，其特征在于，所述比特置换运算单元，包括可任意扩展、且上下对称组合设置的所述多级基本比特置换运算子单元，设置在相邻两级基本比特置换运算子单元之间、且可交叉互换的级联网络，以及用于根据级别向所述多级基本比特置换运算子单元发送控制信号的分级递归互斥配置算法；所述可交叉互换的级联网络，上下结构完全对称。

3.根据权利要求2所述的可配置的比特置换运算系统，其特征在于，每级基本比特置换运算子单元，包括左右配合设置的交换网络与任意位宽的置换网络；所述每级基本比特置换运算子单元，根据排列组合规则，完成N位数据置换，需要执行                                               操作；其中，所述交换网络执行操作，置换网络执行操作。

4.根据权利要求3所述的可配置的比特置换运算系统，其特征在于，所述置换网络，包括结构相同、且上下对称级联设置的多级比特置换子网络；所述多级比特置换子网络上下对称排列，组成所在置换网络的主体网络；

在所述主体网络的前端，设有前置交换网络；在主体网络的后端，设有后端设有后置交换网络；所述前置交换网络、主体网络与后置交换网络，依次通过上下对称的交叉级联线连接，组成整体级联网络。

5.根据权利要求2所述的可配置的比特置换运算系统，其特征在于，所述每级基本比特置换运算子单元为4×4比特置换运算子单元；

所述4×4比特置换运算子单元包括第一至四输入比特I₁、I₂、I₃与I₄，第一至十网络节点、即第一至十2选1数据选择器Mux1、Mux2、Mux3、Mux4、Mux5、Mux6、Mux7、Mux8、Mux9与Mux10，第一至五配置比特C₁、C₂、C₃、C₄与C₅，以及第一至四输出比特O₁、O₂、O₃与O₄；其中：

所述第一输入比特I₁，分别与第三2选1数据选择器Mux3的第一输入端、以及第五2选1数据选择器Mux5的第一输入端连接；第二输入比特I₂，分别与第一2选1数据选择器Mux1的第一输入端、以及第二2选1数据选择器Mux2的第一输入端连接；第三输入比特I₃，分别与第一2选1数据选择器Mux1的第二输入端、以及第二2选1数据选择器Mux2的第二输入端连接；第四输入比特I₄，分别与第四2选1数据选择器Mux4的第二输入端、以及第六2选1数据选择器Mux6的第二输入端连接；

所述第一2选1数据选择器Mux1的输出端，分别与第三2选1数据选择器Mux3的第二输入端、以及第五2选1数据选择器Mux5的第二输入端连接；第二2选1数据选择器Mux2的输出端，分别与第四2选1数据选择器Mux4的第一输入端、以及第六2选1数据选择器Mux6的第一输入端连接；

所述第三2选1数据选择器Mux3的输出端，分别与第七2选1数据选择器Mux7的第一输入端、以及第八2选1数据选择器Mux8的第一输入端连接；第四2选1数据选择器Mux4的输出端，分别与第七2选1数据选择器Mux7的第二输入端、以及第八2选1数据选择器Mux8的第二输入端连接；第五2选1数据选择器Mux5的输出端，分别与第九2选1数据选择器Mux9的第一输入端、以及第十2选1数据选择器Mux10的第一输入端连接；第六2选1数据选择器Mux6的输出端，分别与第九2选1数据选择器Mux9的第二输入端、以及第十2选1数据选择器Mux10的第二输入端连接；

所述第七2选1数据选择器Mux7的输出端，输出第一输出比特O₁；第八2选1数据选择器Mux8的输出端，输出第二输出比特O₂；第九2选1数据选择器Mux9的输出端，输出第三输出比特O₃；第十2选1数据选择器Mux10的输出端，输出第四输出比特O₄；

所述第一配置比特C1作为第一2选1数据选择器Mux1与 第二2选1数据选择器Mux2的控制信号，第二配置比特C2作为第三2选1数据选择器Mux3与第五2选1数据选择器Mux5的控制信号，第三配置比特C3 作为第四2选1数据选择器Mux4与第六2选1数据选择器Mux6的控制信号，第四配置比特C4作为第七2选1数据选择器Mux7与第八2选1数据选择器Mux8的控制信号，第五配置比特C5 作为第九2选1数据选择器Mux9与第十2选1数据选择器Mux10的控制信号。