[发明专利]一种指令译码方法和指令集模拟装置

说明书

技术领域

本发明涉及指令集模拟技术，特别涉及一种指令译码方法和指令集模拟装置。

背景技术

指令集模拟装置(Instruction-Set Simulator，ISS)是处理器体系结构设计与软硬件协同验证中不可或缺的一部分，它通过在软件层次上对目标处理器的体系结构进行建模来模拟其执行行为。一方面，ISS通过对处理器模拟执行行为的信息进行统计和分析，辅助设计、完善以及评估体系结构模型，例如功耗模型、指令并行度模型等；另一方面，通过对处理器模拟执行中的数据流和控制流的观察和比对，实现软硬件的协同验证。而影响IIS执行效率的瓶颈往往在于其指令译码单元。

现有技术中的指令译码单元一般采用如下两种方案进行设计：

第一种方案：构造简单的指令查找结构，指令操作码和指令格式的定义被简单组织成线性表，指令的二进制码被发送译码时，译码模块依次遍历该线性表，匹配目标指令。这种模式下，时间代价为0(n)级，平均近似0((n+1)/2)，空间浪费和冗余情况可以为0。尽管不少指令集模拟器在优化时，加入了一些优化方法，如把高概率执行的指令排列在集合前列，按经验时间代价大致在0(1/5n)，但查找时间始终是在0(n)级别上。而操作数的获取上，现有技术IIS利用操作码中部分位，将全指令集中所具备相同的操作数提取模式的指令组织成线性表，在执行时，对这些线性表进行判断，选择相应的提取单元对操作数进行解析，其时间代价同样处于0(n)级别上。

本方案的缺点是：简单的指令查找结构存在大量的判断执行操作，严重影响IIS的执行效率。

第二种方案：构建全散列的哈希函数，当目标指令集中各类指令的有效保留位处于指令编码固定长度的相同位置上时，如ARM公司的ARM体系结构下的指令集，则是根据有效保留位的值建立全散列的哈希函数，以提高译码效率。

本方案的缺点是：一方面，全散列哈希表占用系统资源很大，当目标体系结构指令集中有效保留位的位宽足够长时所带来的存储资源开销大。另一方面，适用面很窄，当目标体系结构指令集中有效保留位在指令集编码中分布不均匀时，该方案很难适用。

不论是基于第一种方案还是第二种方案所设计的指令译码单元，IIS的可扩展性都很差，当目标体系结构发生变化时，IIS的重配置代价很大，不便于衍生到其他IIS使用。

发明内容

本发明的目的是提供一种高效可靠的指令译码方法，来解决IIS在指令译码时效率低下的问题，从而降低了指令的译码时间和存储资源的开销，大幅提高了IIS的实际执行效率。

为实现上述目的，本发明提供了一种指令译码方法，其特征在于包括以下步骤：

根据指令识别表对指令进行识别；判断识别是否成功，如果是，则得到存储在所述指令识别表中所述指令的操作数信息，否则退出；查询参数信息表对所述操作数信息进行解析，计算并获取指令中操作数。

本发明还提供了一种指令集模拟装置，其特征在于所述装置包括译码单元，所述译码单元包括：识别单元，用于查询指令识别表对指令进行识别，并获取所述指令的操作数信息；解析单元，用于查询参数信息表对所述操作数信息进行解析，计算并获取所述指令中的操作数。

本发明指令译码方法和指令集模拟装置，能够解决IIS在指令译码阶段的指令译码效率低和存储资源的开销大的问题，大幅提高了IIS的执行效率。

附图说明

图1A为本发明实施例指令译码的过程示意图；

图1B为本发明实施例指令译码的方法流程图；

图2为本发明实施例指令保留位选取示意图；

图3为本发明实施例指令识别表的哈希结构示意图；

图4为本发明实施例指令识别的方法流程图；

图5为本发明实施例指令操作数信息解析流程图；

图6为本发明实施例指令集模拟装置结构图；

图7为本发明实施例解析单元结构图。

具体实施方式

下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。