[发明专利]一种SRAM编程点抗幅照加固方法及其实现电路

权利要求书

1.一种SRAM编程点抗幅照加固方法，其特征在于：

首先，将忆阻器嵌入到现有的SRAM单元中，再添加写入电路；

然后，在使用时，通过对忆阻器进行编程，将其配置为非对称存储单元结构。

2.一种基于权利要求1所述方法的实现电路，其特征在于：在现有SRAM单元的两个存储节点处的PMOS管和NMOS管的漏极各加入至少一个忆阻器，忆阻器的两个电极中的下电极接在晶体管的漏端，每个忆阻器的两端都接有至少一个编程晶体管。 

3.根据权利要求2所述的实现电路，其特征在于：对现有的SRAM单元进行如下改进：在现有的SRAM单元的2个存储节点A和B，与交叉偶合的4个晶体管（M1、M2、M3、M4）的漏极之间加4个忆阻器，这4个忆阻器分别记为R1、R2、R3、R4；具体来说，存储节点A与晶体管M1之间加R1，存储节点A与晶体管M2之间加R2，存储节点B与晶体管M3之间加R3，存储节点B与晶体管M4之间加R4；R1的两端分别连接编程晶体管M5、编程晶体管M6，R2的两端分别连接编程晶体管M6、编程晶体管M7，R3的两端分别连接编程晶体管M8、编程晶体管M9，R4的两端分别连接编程晶体管M9、编程晶体管M10；在使用时，通过对忆阻器进行编程使其成为非对称的存储单元结构；具体为：若存储节点A存储“1”，存储节点B存储“0”，则将忆阻器R2和R3阻值状态配置为高阻，忆阻器R1和R4阻值状态配置为低阻；若存储节点A存储“0”，存储节点B存储“1”，则将忆阻器R2和R3阻值状态配置为低阻，忆阻器R1和R4阻值状态配置为高阻。  

4.根据权利要求2所述的实现电路，其特征在于：在对其进行使用时，其存储节点A和存储节点B，当其中一个节点存储的信息为”1”时，在此节点与节点GND之间的所有忆阻器编程都为高阻状态，在此节点与节点VDD之间的所有忆阻器，至少一个编程为低阻状态；另一存储信息的节点存储的值为“0”，在该节点与节点VDD之间的所有忆阻器都编程为高阻状态，在此节点与节点GND之间的所有忆阻器，至少一个编程为低阻状态。