[发明专利]差动对信号传输结构、线路板及电子模块

说明书

技术领域

本发明涉及一种信号传输结构，且特别是涉及一种差动对(differential pair)信号传输结构及应用该结构的线路板及电子模块。

背景技术

在半导体产业中，具有高集成度与高处理速度的集成电路元件已成为未来发展的趋势。随着集成电路元件的效能不断地进步，电子信号传输的频率亦逐渐地提升。然而，当电子信号的频率提升至高频的状态时，例如十亿赫兹(giga-hertz)以上，造成信号容易受到严重的噪声干扰，使得噪声影响传输失真等问题日趋明显。而串音(crosstalk)现象正是最常见的噪声干扰之一。串音现象主要是源自于两相邻导体之间耦合而产生寄生电感或寄生电容，且通常会随着集成电路元件中的绕线布局密度增加而益显严重。

目前高频信号传输应用装置中，差动对信号传输技术已被广泛利用来连接集成电路元件与电连接器。电连接器例如为通用串行总线3.0(Universal Serial Bus 3.0，USB 3.0)、串行高级技术附件(Serial Advanced Technology Attachment，SATA)及快速外设组件互连标准(Peripheral Component Interconnection Express，PCIE)等。

在某些情况下，集成电路元件例如为芯片(chip)与电连接器必须分别安装于线路板(wiring board)的两相对表面。当芯片与电连接器利用差动对信号路径电性连接时，差动对信号路径必须穿过线路板而由线路板的一面延伸至线路板的另一面。因为芯片与电连接器的差动对信号脚位刚好相反，差动对信号的一极性信号路径必须绕道而行，例如负极信号的路径会比正极信号的路径来得长，这造成两个极性信号的路径不对称。因此，差动对信号传输时会有产生时间歪斜(time skew)的问题，因而降低差动对信号路径的高速传输效能。

发明内容

本发明提供一种差动对信号传输结构，适用于一线路板且用以传输一差动对信号，可以降低线路板的线路叠构内部的阻抗不匹配与信号传输时时间歪斜的问题。

本发明提供一种线路板，利用差动对信号传输结构传输一差动对信号，可以降低线路板的线路叠构内部的阻抗不匹配与信号传输时时间歪斜的问题。

本发明提供一种电子模块，利用具有一差动对信号传输结构的线路板信号传输时序不匹配的问题，可以降低线路板的线路叠构内部的阻抗不匹配与信号传输时时间歪斜。

本发明提出一种差动对信号传输结构，适用于一线路板且用以传输一差动对信号。线路板具有一线路叠构，线路叠构包括一上表面及相对于上表面的一下表面。差动对信号传输结构包括一第一信号路径与一第二信号路径。第一信号路径用以传输差动对信号之一，第一信号路径包括一第一上走线、一第一下走线及一第一导电贯孔。第一上走线适于配置在上表面。第一下走线适于配置在下表面。第一导电贯孔适于穿过线路叠构而由上表面延伸至下表面，且该第一导电贯孔连接第一上走线的一末端与第二下走线的一末端。第二信号路径用以传输该差动对信号的另一个，第二信号路径，包括一第二上走线、一第二下走线及一第二导电贯孔。第二上走线适于配置在上表面。第二下走线适于配置在下表面。第二导电贯孔适于穿过线路叠构而由上表面延伸至下表面，且该第二导电贯孔连接第二上走线的一末端与第二下走线的一末端。第一信号路径与第二信号路径在上表面的正投影部分重叠，且第一信号路径与第二信号路径在上表面的正投影相对垂直于连接第一导电贯孔的轴心与第二导电贯孔的轴心在上表面的正投影的一线段，且经过线段的中点的一直线实质上对称。