[发明专利]一种改进的干法刻蚀腔体

说明书

技术领域

本发明涉及一种半导体制造领域所使用的刻蚀腔体，尤其是一种用于双大马士革结构一体化刻蚀工艺的改进的干法刻蚀腔体。

背景技术

中国专利（申请号：03145422.4）使用低-k介电材料形成双大马士革互连的方法公开了一种使用低k介电材料形成双大马士革互连结构的方法，其工艺特征是使用中间刻蚀阻挡层以控制沟槽（trench）的深度；之后业界逐渐发展出双大马士革结构的一体化刻蚀制程，并已经成为目前被广泛应用的制程手段。但由于其中所包含的原位灰化制程在非灰化专用腔体中进行，所以等离子体产生过程所伴生的自偏压会加速离子轰击晶圆表面而造成等离子损伤并增加表面粗糙度，这些粗糙的表面会在后续制程中转移到与金属的结合面上，造成器件性能下降，因而会降低一体化制程的稳定性。

发明内容

针对现有双大马士革结构的一体化刻蚀制程中所存在的上述问题，本发明提供一种用于双大马士革结构一体化刻蚀工艺的改进的干法刻蚀腔体。

本发明解决技术问题所采用的技术方案为：

一种改进的干法刻蚀腔体，包括刻蚀腔体，其中，还包括进气管和远程等离子发生装置，所述进气管与所述刻蚀腔体连接，所述远程等离子发生装置包括出气口和等离子发生腔体，所述远程等离子发生装置的出气口与所述进气管连接，所述等离子发生腔体产生等离子体由所述出气口进入所述进气管，并由所述进气管导入所述刻蚀腔体内，所述等离子发生腔体与所述刻蚀腔体分离。

上述改进的干法刻蚀腔体，其中，所述刻蚀腔体为反应离子刻蚀腔。

上述改进的干法刻蚀腔体，其中，所述刻蚀腔体为变换耦合等离子刻蚀腔。

上述改进的干法刻蚀腔体，其中，所述刻蚀腔体为感应耦合等离子刻蚀腔。

上述改进的干法刻蚀腔体，其中，所述刻蚀腔体为电容耦合等离子刻蚀腔。

本发明的有益效果是：

改善双大马士革结构的一体化刻蚀制程中原位灰化制程本身固有的较高的离子损伤导致的表面粗糙度的增加，并提高一体化刻蚀制程的稳定性。

附图说明

图1是本发明的结构示意图。

具体实施方式

下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。

如图1所示，本发明一种改进的干法刻蚀腔体，包括刻蚀腔体1，其中，还包括进2气管和远程等离子发生装置3，进气管2与刻蚀腔体1连接，远程等离子发生装置3包括出气口31和等离子发生腔体32，远程等离子发生装置3的出气口31与进气管2连接，等离子发生腔体32产生等离子体4由出气口31进入进气管2，并由进气管2导入刻蚀腔体1内，等离子发生腔体32与刻蚀腔体1分离。

现有的双大马士革结构的一体化刻蚀制程一般为：在形成图案化金属导电层的半导体衬垫上依次形成刻蚀阻挡层、中间介电层、氧化层、硬掩膜层、底部防反射涂层和图案化的光刻胶层，其中阻挡层可以选择SiCN或者SiCN+SiCO，中间介电层可以选择多孔SiOCH，氧化层可以选择SiO2，硬掩膜层可以选择TiN，图案化光刻胶层形成沟槽图案。随即依照图案化光刻胶层的图案依次打开底部防反射涂层和硬掩膜层窗口以暴露氧化层，并灰化光刻胶层和底部防反射涂层。随后在硬掩膜层及被硬掩膜层开启的窗口所暴露的氧化层上再依次形成底部防反射层和图案化光刻胶层，此次图案化光刻胶层形成通孔分布图案。于第二次形成的图案化光刻胶层进行第一次刻蚀，刻蚀至中间介电层中部以形成通孔，然后进行原位灰化去除底部反射涂层和光刻胶层以暴露硬掩膜层，于硬掩膜层进行第二次刻蚀，刻蚀至刻蚀阻挡层被暴露为止以形成沟槽，最后进行第三次刻蚀去除沟槽底部的刻蚀阻挡层暴露图案化金属导电层。在此制程中的第一、第二及第三次刻蚀及原位灰化制程都在同一刻蚀腔体内完成且过程中不会将晶圆传出刻蚀腔体，所以称之为一体化刻蚀，由于其中包含的原位灰化制程在非灰化专用腔体中进行，所以等离子体产生过程所伴生的自偏压会加速离子轰击晶圆表面而造成等离子损伤并增加晶圆表面粗糙度，这些粗糙的表面会在后续制程中转移到与金属的结合面上，造成器件性能下降，因而会降低一体化制程的稳定性。本发明通过在一体化刻蚀腔体1上加装进气管2，将远程等离子发生装置3产生的等离子体4引入刻蚀腔体1参与原位灰化制程，因刻蚀腔体1与远程等离子发生装置3分离而避免形成等离子体4和晶圆之间的自偏压，从而减小原位灰化过程中的离子轰击损伤而导致的粗糙度增加，进而提高器件结构的性能和整个一体化刻蚀制程的稳定性。