[发明专利]一种防短路失控的电路模块端口布置方法

说明书

技术领域

本发明涉及一种电路模块(IC)端口的排列布置方法，特别涉及一种防短路失控的电路模块(IC)端口布置方法。本方法可以防止有关电路核心模块相邻端口之间发生短路故障时引起的失控(执行电路不受逻辑状态或不按逻辑要求控制负载称为失控/失灵)。本发明虽然简单，但防止短路失控效果特好，具有重要的实用价值。

背景技术

此前，本人发明的实用新型专利名称为越底反控时基电路(专利号为201020211450.2)及有关防止异常故障失控的控温或定时电路，虽然可以防止输入端对电源正极/负极短路引起的失控，也可以防止输入/输出端开路失控和电源开路失控，但对这些电路核心模块(IC)相邻端口之间发生的短路故障引起的失控，特别是对输出端口与电源正极/负极短路引起的失控，未给予足够重视，更未采取可靠有效的防护措施。

为便于方便、准确陈述，先针对本人发明的实用新型专利名称为“越底反控时基电路”(专利号为201020211450.2)及相关防失控电路核心模块(IC)各端口(接口/引脚)的符号和名称，进行统一规范定义，详见下表：

  端口符号(代号)  端口名称/定义  V_i/V_I  传感信号电位输入端口  V_iH/V_iP  高于上限触发输入端口  V_iL  低于下限触发输入端口  V_C  输出状态置位设置端口  V_H  上限基准设置输入端口  V_L  下限基准设置输入端口  V_FK  优先控制输入端口  V_o  输出控制端口(正相输出/反相输出)  V_zo  正相输出控制端口  V_o1/V_o2  反相输出控制端口  BER  保显输出/复位输入端口  KSR  保显输出/模式控制端口  DIS  电容放电端口  Q  计数/定时控制输出端口  V₊(包括V₊₁或V₊₀)  模块电源正极输入端口(V₊包括V₊₁或V₊₀)  V_-(电路地端GND)  模块电源负极输入端口(电路接地端GND)