[发明专利]一种防短路失控的电路模块端口布置方法

权利要求书

1.一种防短路失控的电路模块端口布置方法，其特征在于：对核心电路模块(IC)端口位置进行以下某种/某些安全排列布置方法：

(1)将传感信号电位输入端口(V_i/V_I)与电源正极或负极输入端口(V₊/V_-)、或与上限基准设置输入端口(V_H)、或与下限基准设置输入端口(V_L)、或与正相输出控制端口(V_zo/V_o)、或与优先控制输入端口(V_FK)、或与保显输出/复位输入端口(BER)、或与保显输出/模式控制端口(KSR)相邻排布，但传感信号电位输入端口(V_i/V_I)应远离(不能邻近)反相输出控制端口(V_o1/V_o2)和电容放电端口(DIS)排布；

(2)将上限基准设置输入端口(V_H)与传感信号电位输入端口(V_i/V_I)、或与下限基准设置输入端口(V_L)、或与正相输出控制端口(V_zo/V_o)、或与优先控制输入端口(V_FK)、或与保显输出/复位输入端口(BER)、或与保显输出/模式控制端口(KSR)相邻排布，但上限基准设置输入端口(V_H)应远离(不能邻近)反相输出控制端口(V_o1/V_o2)和电容放电端口(DIS)及电源正极输入端口(V₊)排布；

(3)将下限基准设置输入端口(V_L)与传感信号电位输入端口(V_i/V_I)、或与上限基准设置输入端口(V_H)、或与反相输出控制端口(V_o1/V_o2)、或与电容放电端口(DIS)、或与保显输出/复位输入端口(BER)、或与保显输出/模式控制端口(KSR)、或与电源负极输入端口(V_-)相邻排布，但下限基准设置输入端口(V_L)应远离(不能邻近)正相输出控制端口(V_zo/V_o)和优先控制输入端口(V_FK)及电源正极输入端口(V₊)排布；

(4)将正相输出控制端口(V_zo/V_o)或优先控制输入端口(V_FK)与传感信号电位输入端口(V_i/V_I)、或与上限基准设置输入端口(V_H)、或与反相输出控制端口(V_o1/V_o2)、或与电源正极输入端口(V₊)相邻排布，但正相输出控制端口(V_zo/V_o)或优先控制输入端口(V_FK)应远离(不能邻近)下限基准设置输入端口(V_L)和电源负极输入端口(V_-)及保显输出/复位输入端口(BER)、或保显输出/模式控制端口(KSR)排布；

(5)将反相输出控制端口(V_o1/V_o2/V_o)或电容放电端口(DIS)与下限基准设置输入端口(V_L)、或与保显输出/复位输入端口(BER)、或与保显输出/模式控制端口(KSR)或与正相输出控制端口(V_zo/V_o)、或与电源负极输入端口(V_-)相邻排布，但反相输出控制端口(V_o1/V_o2/V_o)或电容放电端口(DIS)应远离(不能邻近)传感信号电位输入端口(V_i/V_I)、上限基准设置输入端口(V_H)和优先控制输入端口(V_FK)及电源正极输入端口(V₊)排布；

(6)将保显输出/复位输入端口(BER)或保显输出/模式控制端口(KSR)与传感信号电位输入端口(V_i/V_I)、或与优先控制输入端口(V_FK)、或与反相输出控制端口(V_o1/V_o2)、或与电容放电端口(DIS)、或与下限基准设置输入端口(V_L)、或与电源负极输入端口(V_-)相邻排布，但保显输出/复位输入端口(BER)或保显输出/模式控制端口(KSR)应远离(不能邻近)正相输出控制端口(V_zo/V_o)和上限基准设置输入端口(V_H)及电源正极输入端口(V₊)排布；

(7)将计数/定时控制输出端口(Q)与传感信号电位输入端口(V_i/V_I)、或与上限基准设置输入端口(V_H)、或与下限基准设置输入端口(V_L)、或与输出控制端口(V_o)、或与保显输出/模式控制端口(KSR)、或与电源正极输入端口(V₊)、或与电源负极输入端口(V_-)相邻排布；

(8)将电源正极输入端口(V₊)与正相输出控制端口(V_zo/V_o)、或与优先控制输入端口(V_FK)、或与传感信号电位输入端口(V_i/V_I)、或与电源负极输入端口(V_-)相邻排布，但电源正极输入端口(V₊)应远离(不能邻近)上限基准设置输入端口(V_H)、下限基准设置输入端口(V_L)、反相输出控制端口(V_o1/V_o2)和保显输出/复位输入端口(BER)及保显输出/模式控制端口(KSR)排布；

(9)将电源负极输入端口(V_-)与上限基准设置输入端口(V_H)、或与下限基准设置输入端口(V_L)、或与传感信号电位输入端口(V_i/V_I)、或与反相输出控制端口(V_o1/V_o2)、或与电容放电端口(DIS)、或与保显输出/复位输入端口(BER)、保显输出/模式控制端口(KSR)相邻排布，但电源负极输入端口(V_-)应远离(不能邻近)正相输出控制端口(V_zo/V_o)和优先控制输入端口(V_FK)排布；

(10)将高于上限触发输入端口(V_iH/V_iP)与电源正极输入端口(V₊)、或与反相输出控制端口(V_o1/V_o2/V_o)、或与低于上限触发输入端口(V_iL)相邻排布，但输出状态置位设置端口(V_C)应远离(不能邻近)电源正极输入端口(V₊)和电源负极输入端口(V_-)及高于上限触发输入端口(V_iH/V_iP)排布；

(11)将低于上限触发输入端口(V_iL)与电源正极输入端口(V₊)、或与反相输出控制端口(V_o1/V_o2/V_o)、或与高于上限触发输入端口(V_iH/V_iP)、或与输出状态置位设置端口(V_C)相邻排布，但低于上限触发输入端口(V_iL)应远离(不能邻近)电源负极输入端口(V_-)排布；

上述排列布置方法，适用于所有需要防止邻近端口短路失控的核心电路模块(IC)，所述的核心电路模块(IC)，可以是与越底反控时基电路相关、或与其功能等效的防失控电路，也可以是各种通用/专用电路、或模拟和数字电路、或单片机电路构成的防失控电路。