[发明专利]功率放大器及控制功率放大器的方法

说明书

技术领域

本发明涉及一种功率放大器，尤指一种级联功率放大器(cascode amplifier)以及控制级联功率放大器的方法。

背景技术

由于在不同的通讯系统中具有不同调变信号的方式，因此所需要的功率发射器的规格也不相同，近年来由于无线网络802.11a、802.11b、802.11g所使用的正交分频多任务(Orthogonal Frequency Division Multiplexing，OFDM)调变信号具有高的峰值因子(Peak-to-Average Power Ratio，PAPR)，故需要高线性度的功率放大器。此外，高峰值因子的信号也会对功率放大器中的晶体管造成热载子效应以及氧化层击穿等伤害，因而降低晶体管的生命周期并造成晶体管元件的永久破坏，因此，一般均会使用级联结构(cascode)来实现功率放大器，以降低电压对晶体管元件的伤害。

请参考图1，图1为公知级联功率放大器100的示意图。如图1所示，级联功率放大器100用来放大一输入信号Vin并输出一输出信号Vout，且包含有晶体管M1、M2、一作为负载的电感L以及一电容C，其中为了确保晶体管M1、M2会操作于饱和区，一般而言晶体管M2的栅极会连接至供应电压V_DD。此外，晶体管M1通常为一核心元件(core device)以使得级联功率放大器100具有较佳的高频响应，且晶体管M2通常为一输出/输入元件(I/O device)以承受较高的输出电压Vout。然而，因为核心元件能够承受的直流电压比较小(例如1.2V)，因此，当级联功率放大器100具有较大的供应电压V_DD时，可能会使得晶体管M1的漏极(也即图1所示的节点N1)电压超过晶体管M1的耐受电压值(例如1.2V)，造成晶体管M1的栅极漏极间电容Cgd以及漏极源极间电容Cds发生损毁而影响到晶体管M1的可靠度。

此外，为了解决上述节点N1的电压过高而影响到晶体管M1可靠度的问题，一般作法是缩减晶体管M2的沟道宽度(width)以降低节点N1的电压，然而，缩减晶体管M2的沟道宽度也会造成晶体管M2的跨导(transconductance)降低，如此一来，便会加重晶体管M1的米勒效应(miller effect)，而降低级联功率放大器100的增益。

此外，因为晶体管M2的栅极连接至供应电压V_DD，因此，级联功率放大器100会限制其输出电压Vout的电压摆幅要小于晶体管M2的阈值电压(threshold voltage)V_th2，当输出电压Vout的电压摆幅大于阈值电压V_th2时，晶体管M2的操作会进入三级管区(triode region)而造成输出电压Vout的失真。再者，晶体管M2的基极连接到接地电压GND也可能使功率放大器100操作时造成漏极基极接面的破坏。

发明内容

因此，本发明的目的之一在于提供一功率放大器以及控制功率放大器的方法，使得功率放大器于操作时具有较高的线性度，且其中的晶体管也具有较高的可靠度，以解决上述的问题。

依据本发明的一实施例，一功率放大器包含有一第一晶体管、一第二晶体管以及一偏压产生器，其中该第一晶体管具有一栅极、一第一电极以及一第二电极，且该栅极耦接于该功率放大器的一信号输入端点；该第二晶体管具有一栅极、一第一电极以及一第二电极，且该第二晶体管的该第二电极连接于该第一晶体管的该第一电极，且该第二晶体管的该第一电极耦接于该功率放大器的一信号输出端点。该偏压产生器耦接于该第二晶体管，用来产生一偏压值以使得该第二晶体管的该栅极被偏压至该偏压值，其中该偏压值小于该功率放大器的一供应电压。

依据本发明的另一实施例，一控制一功率放大器的方法包含有：提供一第一晶体管，其中该第一晶体管包含有一栅极、一第一电极以及一第二电极，且该栅极耦接于该功率放大器的一信号输入端点；提供一第二晶体管，其中该第二晶体管包含有一栅极、一第一电极以及一第二电极，该第二晶体管的该第二电极连接于该第一晶体管的该第一电极，且该第二晶体管的该第一电极耦接于该功率放大器的一信号输出端点；以及产生一偏压值以使得该第二晶体管的该栅极被偏压至该偏压值，其中该偏压值小于该功率放大器的一供应电压。

附图说明

图1为公知级联功率放大器的示意图。

图2为依据本发明一实施例的功率放大器的示意图。

图3为依据本发明一实施例的第一偏压产生器的示意图。

图4为依据本发明另一实施例的第一偏压产生器的示意图。