[发明专利]一种描述动态可重构阵列配置信息的方法

说明书

技术领域

本发明涉及嵌入式系统领域中的动态可重构处理器技术领域，特别是涉及一种描述动态可重构阵列配置信息的方法。

背景技术

动态可重构处理器是一种新生的处理器构架，其较之以往的单核处理器、专用芯片、现场可编程逻辑阵列有着显著的优势，是未来电路结构发展的一个方向。

首先，动态可重构处理器内往往含有多个算数逻辑单元，且数量巨大，称之为众核阵列。阵列内部配以灵活度高的路由单元，实现算数逻辑单元之间多样化的互联。因此，经路由单元连接后的众核阵列可实现对数据流的高速处理，较传统的单核以及少核处理器在性能上有着巨大的优势。同时，较固化的专用电路在灵活性上也有着巨大的优势。

其次，较传统的静态可重构电路---现场可编程逻辑阵列而言，动态可重构处理器有动态的特点，即在电路运行过程中可动态的切换电路的功能，而非以往静态可重构电路一沉不变的不改变电路功能，只是在电路运行之前烧写电路功能，对电路进行初始化。这样做的好处在于通过时分复用的方式减少了电路的规模，原因在于之前的电路结构的全映射现在变为分块映射，而块与块之间恰好采取了动态切换的方式。

目前国内外并没有可重构计算处理器的相关技术，而实际的应用中有迫切存在这种需求，因此，需要本领域技术人员迫切解决的一个技术问题就是：如何能够创新的提出有一种有效措施以克服现有技术存在的缺陷，设计可重构阵列的配置信息，使其能够准确高效的描述可重构阵列进行一次完整的循环运算包含的一系列操作。

发明内容

本发明所要解决的技术问题是提供一种描述动态可重构阵列配置信息的方法，有效的设计可重构阵列的配置信息，使其能够准确高效的描述可重构阵列进行一次完整的循环运算所包含的一系列操作。

为了解决上述问题，本发明公开了一种描述动态可重构阵列配置信息的方法，所述可重构阵列的配置信息主要包括多个可重构单元的配置信息和综合控制信息，所述方法包括：

描述各可重构单元的配置信息，具体的，各可重构单元的配置信息包括输入第一选择器的配置信息、输入第二选择器的配置信息、算术逻辑单元的配置信息、输出寄存器的配置信息和暂存单元的配置信息；

描述综合控制信息，具体的，综合控制信息包括时序控制信息和粒度配置信息。

优选的，所述输入第一选择器的配置信息和输入第二选择器的配置信息包括：

是否接收操作数、操作数的来源和操作数的地址。

优选的，所述操作数的来源包括输入缓存器、上一行运算单元的输出寄存器和上一行的暂存单元。

优选的，所述操作数的来源还包括常数寄存器。

优选的，所述操作数的地址描述了操作数在输入缓存器的输出数据中的具体位置，或者来自上一行的哪一个运算单元的输出寄存器，或者来自上一行的哪一个暂存单元。

优选的，所述操作数的地址描述了操作数来自哪一个常数寄存器。

优选的，所述算术逻辑单元的配置信息描述的是算术逻辑单元所要执行的操作类型，包括算术运算和逻辑运算。

优选的，所述输出寄存器的配置信息描述了是否有计算结果输出到输出缓存器以及输出到输出缓存器中的具体地址。

优选的，所述暂存单元的配置信息描述了暂存单元的输入和输出操作。

优选的，所述时序控制信息包括数据输入时间、运算时间、数据输出时间、循环间隔、循环次数；

粒度配置信息描述的是当前在可重构阵列上执行的运算的数据位宽。

与现有技术相比，本发明具有以下优点：

本发明提供一种描述动态可重构阵列配置信息的方法，通过描述各可重构单元的配置信息，具体的，各可重构单元的配置信息包括输入第一选择器的配置信息、输入第二选择器的配置信息、算术逻辑单元的配置信息、输出寄存器的配置信息和暂存单元的配置信息，并描述综合控制信息，具体的，综合控制信息包括时序控制信息和粒度配置信息，从而把数据流图准确的映射到可重构阵列上，使可重构阵列按照配置信息描述的时序高效的进行工作。

附图说明

图1是本发明具体实施方式中所述的可重构阵列的示意图；

图2是本发明具体实施方式中所述的可重构单元的结构示意图；

图3是本发明具体实施方式中所述的数据流图到可重构阵列的映射示意图；

图4是本发明具体实施方式中所述的可重构单元的结构示意图；

图5是本发明具体实施方式中所述的数据流图的映射结果示意图；

图6是本发明具体实施方式中所述的可重构阵列执行运算的时序图。

具体实施方式