[发明专利]高性能缓存系统和方法

说明书

技术领域

本发明涉及集成电路及计算机领域。

背景技术

通常而言，缓存的作用是将内存中的一部分内容复制在其中，使这些内容能在短时间内由处理器核快速存取，以保证流水线的持续运行。

现行缓存的寻址都基于以下方式，首先用地址中的索引段寻址读出标签存储器中的标签。同时用地址中索引段与块内位移段共同寻址读出缓存中的内容。此外，将标签存储器中读出的标签与地址中的标签段进行匹配。如果从标签存储器中读出的标签与地址中的标签段相同，那么从缓存中读出的内容有效，称为缓存命中。否则，如果从标签存储器中读出的标签与地址中的标签段不相同，成为缓存缺失，从缓存中读出的内容无效。对于多路组相联的缓存，同时对各个路组并行进行上述操作，以检测哪个路组缓存命中。命中路组对应的读出内容为有效内容。若所有路组都为缺失，则所有读出内容都无效。缓存缺失之后，缓存控制逻辑将低级存储媒介中的内容填充到缓存中。

缓存缺失可分为三类状况：强制缺失、冲突缺失和容量缺失。在现有缓存结构中，除了预取成功的小部分内容外，强制缺失是不可避免的。但是，现有的预取操作会带来不小的代价。此外，虽然多路组相联缓存可以降低冲突缺失，但受制于功耗及速度限制(如因为多路组相联缓存结构要求将所有路组由同一索引寻址的内容及标签同时读出并比较)，路组数难以超过一定数目。此外，为了使缓存的速度与处理器核的运行速度匹配，很难增加缓存的容量。所以有多层次缓存的设置，低层次的缓存比高层次的缓存容量大但速度慢。

因此，现代的缓存系统通常由多路组相连的多层次缓存构成。新的缓存结构，如：牺牲缓存、跟踪缓存以及预取(取一个缓存块时把下一个缓存块也取来放在缓存缓冲器或使用预取指令)等被用来弥补现有的某些缺陷。然而，随着日渐扩大的处理器/存储器速度鸿沟，现行体系结构，特别是多种多样的缓存缺失的可能性，仍是制约现代处理器性能提升的最严重瓶颈。

本发明提出的方法与系统装置能直接解决上述或其他的一个或多个困难。

发明内容

本发明提出一种数字系统。所述数字系统包括一个处理器核和一个缓存控制单元。所述处理器核连接一个包含数据的第一存储器和一个比第一存储器速度更快的第二存储器，且所述处理器用于执行一段包含至少一条使用一个基地址在第二存储器中访问数据的指令。所述缓存控制单元连接第一存储器、第二存储器和处理器核，用于在处理器核执行访问数据的指令前将数据从第一存储器填充到第二存储器中。此外，所述缓存控制单元可进一步对指令段进行审查并提取出至少包含数据访问指令信息和最后更新寄存器指令信息的指令信息。此外，根据提取出的指令信息建立对应指令段的轨道，在最后更新至少一条访问数据的指令所用的寄存器的指令执行后，根据指令段对应的轨道将第一存储器中的数据填充到第二存储器中。

本发明还提出一种用于辅助连接一个包含可执行指令的第一存储器和一个比第一存储器速度更快的第二存储器的处理器核运行的方法。所述处理器核用于执行至少包含一条使用一个基地址寄存器访问第二存储器中数据的指令的指令段。所述方法包括对指令段进行审查，从而提取出至少包括数据访问指令信息和最后寄存器更新指令信息的指令信息。所述方法还包括根据提取出的指令信息建立对应该指令段的轨道。此外所述方法还包括在最后更新至少一条数据访问指令所用的寄存器的指令执行后且在处理器核执行该数据访问指令之前，根据指令段对应的轨道将第一存储器中的数据填充到第二存储器中。

对于本领域专业人士，还可以在本发明的说明、权利要求和附图的启发下，理解、领会本发明所包含其他方面内容。

附图说明

图1是本发明所述的计算环境的一个实施例；

图2A是根据本发明所述方法实现地址树的一个实施例；

图2B是基于本发明所述地址树运行的的一个实施例；

图3A是本发明所述缓存系统的一个实施例；

图3B是本发明所述缓存系统的另一个实施例；

图4是本发明所述缓存系统的另一个实施例；

图5是本发明所述缓存系统的另一个实施例；

图6是本发明所述缓存系统的另一个实施例；

图7A是本发明所述缓存系统的另一个实施例；

图7B是本发明所述缓存系统中一个组成部分的实施例；

图8是本发明所述主动表的一个实施例；

图9是本发明所述建立新轨道的一个实施例；

图10A是本发明所述缓存系统的另一个实施例；