[发明专利]非同步主从式串行通信系统、数据传输方法与控制模块

说明书

技术领域

本发明涉及一种非同步主从式串行通信系统及应用其的数据传输方法与控制模块。

背景技术

请同时参照图1及图2，图1绘示为传统同步主从式串行通信系统的示意图，图2绘示为传统同步主从式串行通信系统的时钟信号与数据分组的示意图。传统同步主从式串行通信系统1包括主控制模块11及从控制模块12。主控制模块11经数据传输线14发送数据分组ODF至从控制模块12，并经数据传输线15接收由从控制模块12发出的数据分组ODF。主控制模块11经时钟信号线13输出时钟信号CLK至从控制模块12。从控制模块12必须根据主控制模块11提供的时钟信号CLK方能对数据分组ODF进行解译。

然而，当主控制模块11与从控制模块12在传输的过程当中会因工作环境的各种干扰或者长距离的传输，导致时钟信号的变质或衰减，进而让传输与接收的数据错误，造成系统不稳定。

发明内容

本发明涉及一种非同步主从式串行通信系统及应用其的数据传输方法与控制模块。

根据本发明，提出一种非同步主从式串行通信系统。非同步主从式串行通信系统包括主控制模块及从控制模块。主控制模块根据地址信息及数据信息产生校验码，并根据地址信息、数据信息、校验码及主时钟信号产生数据分组，并传送该数据分组。从控制模块接收该数据分组，并根据数据分组及从时钟信号产生解码数据，并根据解码数据产生地址信息、数据信息及校验码。

根据本发明，提出一种应用于非同步主从式串行通信系统的数据传输方法。数据传输方法包括：根据地址信息及数据信息产生校验码，并根据地址信息、数据信息、校验码及主时钟信号产生数据分组，并传送该数据分组；以及接收该数据分组，并根据数据分组及从时钟信号产生解码数据，并根据解码数据产生地址信息、数据信息及校验码。

根据本发明，提出一种应用于非同步主从式串行通信系统的控制模块。控制模块包括数据合流电路、数据错误校验器、多工器及编码器。数据合流电路将地址信息及数据信息合流为第一串行数据。数据错误校验器根据第一串行数据产生校验码。第一串行数据及校验码经过多工器后产生第二串行数据，编码器根据主时钟信号编码第二串行数据输出数据分组。

为了对本发明的上述及其他方面有更佳的了解，下文特举优选实施例，并配合附图，作详细说明如下：

附图说明

图1绘示为传统同步主从式串行通信系统的示意图。

图2绘示为传统同步主从式串行通信系统的时钟信号与数据分组的示意图。

图3绘示为依照第一实施例的非同步主从式串行通信系统的示意图。

图4绘示为传输数据的示意图。

图5绘示为应用于非同步主从式串行通信系统的数据传输方法的流程图。

图6绘示为依照第一实施例的主控制模块的局部示意图。

图7绘示为步骤51的细部流程图。

图8及图9绘示为曼彻斯特编码技术的示意图。

图10绘示为步骤511的示意图。

图11绘示为依照第一实施例的从控制模块的局部示意图。

图12绘示为步骤52的细部流程图。

图13绘示为步骤522的示意图。

图14绘示为依照本发明实施例的控制模块的示意图。

【主要元件符号说明】

1：传统非同步主从式串行通信系统

11、31：主控制模块

12、32：从控制模块

13：时钟信号线

14、15：数据传输线

51～52、511～514、5111～5112、521～523、5221～5222：步骤

311：数据合流电路

312：第一数据错误校验器

323：第二数据错误校验器

313：第一多工器

3111：第二多工器

314：编码器

315：第一寄存器

324：第二寄存器

316：控制单元

321：解码器

322：数据分流电路

3112：并串行移位寄存器

3221：串并行移位寄存器

CLK：时钟信号

CKM：主时钟信号

CKS：从时钟信号

ODF、DF：数据分组

S1：地址信息

S2：数据信息

S3：第一串行数据

S4：检查码

S5：第二串行数据

S12：并行数据