[发明专利]处理指令分组信息的方法和装置

说明书

技术领域

本发明涉及处理器中的指令分组，更具体而言，涉及用于追踪指令分组的方法和装置。

背景技术

信息技术的发展对处理器的执行能力提出了越来越高的要求。为了获得更高的处理能力，处理器从早期的顺序执行(in order execution)逐渐发展为目前较多采用的乱序执行(out-of-order execution)，或称OoOE。

在顺序执行方案中，处理器首先进行指令的预取和解码，然后根据解码的指令从内存中读取操作数。如果操作数目前可用，指令被分发到适当的功能单元进行执行。在执行完毕之后，功能单元将执行结果写回到寄存器文件中。但是，如果在当前时钟周期，一个或多个操作数不可用(通常因为处理器正从内存中预取这些操作数)，那么处理器就会停下来等待(stall)，直到这些操作数可用。

由于顺序执行方案使得处理器浪费了一些指令时钟周期进行等待，因此许多高性能处理器大都采用乱序执行方案来充分利用这些被浪费的时钟周期。

具体地，在乱序执行方案中，首先将指令预取并排列到一个指令序列中。当序列中的指令A由于操作数不可用而暂时无法执行时，处理器分析接下来的指令B。如果指令B的执行不依赖于之前的指令A的执行结果，那么处理器就会将指令B发送到适当的功能单元进行执行。执行的结果同样写入一个队列，用以恢复原始指令顺序。

进一步地，在处理器，尤其是多核处理器，采用乱序执行方案的情况下，往往还会结合指令的分组来并行执行多条指令，从而进一步提高处理器执行性能。图1示出处理器进行指令分组和乱序执行的示意图。如图所示，处理器对指令的处理过程可以分为顺序处理部分和乱序处理部分。在顺序处理部分中，指令预取单元预取多条指令，并将其排成一个队列。接着，指令解码和分组单元对预取的指令进行解码，并对指令进行分组。一般地，指令的分组依赖于处理器的结构、指令的特征等多种因素。通常来说，如果指令队列中的连续的多个指令可以独立地并行执行，那么就有可能将这些指令分为一组，进行后续的并行执行。在对指令进行分组之后，处理进入乱序处理阶段。在这个阶段中，首先，分组发射单元将一个指令组中的多条指令分别发射到适当的功能单元。接着，这些功能单元各自独立地执行接收到的指令，然后将执行结果写回寄存器文件。一旦一个指令组执行完毕，完成单元就会发出一个指令组完成的信号，并向指令预取单元返回一个中断，通知其继续进行指令的预取。

在一个具体例子中，假定指令预取单元最多可以保存8条指令，并将其排成队列。通过指令解码和分组单元的分析，指令队列中的前3条指令都是对操作数进行加法操作，并且执行结果相互独立，于是指令解码和分组单元将这3条指令分为一组，发送给分组发射单元。分组发射单元将这3条指令分别发送给3个功能单元，例如加法器，同时进行运算。在这组指令均执行完毕后，完成单元发出表示指令组完成的信号，并向指令预取单元返回一个中断。接收到这样的中断信号，指令预取单元继续预取3条指令，从而保持指令队列的长度。指令解码和分组单元继续对队列中的指令进行分析、解码和分组，使得指令能够得到并行执行。

可以看到，在分组指令的OoOE方案中，指令的分组情况与处理器计算效率有着密切的关联。如果较多的连续指令能够分为一组，并行执行，那么执行效率会得到显著提高。因此，分析和研究处理器中的指令分组情况对于提高处理器性能很有意义。例如，在编写程序过程中以及在编译器后端生成代码的过程中，如果工程师能够了解处理器在运行时如何对指令进行分组，以及在执行过程中OoOE方案如何作用于特定指令流，那么工程师就有可能对指令进行优化，例如进行一定重排，使得重排的指令能够更有效地利用指令分组方案和OoOE方案，从而更好地利用处理器的计算资源。

然而，在现有技术中，给定一种类型的处理器和一个特定的指令序列，现有方法难以获知处理器在运行时对指令的分组和执行情况，也无法分析和了解如何使得指令流更好地利用OoOE方案来获得较高的执行效率。