[发明专利]用加强冷却方法在晶粒-基板焊接过程降低精密半导体装置的金属堆栈中的机械应力

说明书

技术领域

本发明是关于集成电路，更特别地，是关于精密金属化系统，包含敏感介电材料与无铅凸块或金属柱，用于将芯片连接至封装。 

背景技术

半导体装置，例如微处理器、SRAMs、ASICs(应用特殊IC)、芯片上系统(SoC)与类似物，典型是形成在适当的基板材料，例如硅与类似物上，其中个别的集成电路配置在晶圆上的数组中，因而在基板上的所有芯片区域进行大部分的制程步骤，涉及几在精密集成电路中百个或更多个别工艺步骤，除了在切割基板之后的微影蚀刻工艺、度量工艺与个别装置的封装。因此，经济限制驱使半导体制造者持续增加基板尺寸，因而也增加用于产生实际半导体装置的面积，以及增加产率。 

除了增加基板面积之外，也很重要的是优化给定基板尺寸的基板面积利用，用以尽可能使用半导体装置的基板面积与/或用于工艺控制的测试结构。在尝试将给定基板尺寸的可使用表面积最大化的过程中，电路组件的尺寸稳定缩小。由于缩小高精密半导体装置的需求，铜结合低k介电材料已经成为常用的替代品，用于形成所谓的互连结构，包括金属线层与中间通道层，包含金属线作为层内连接以及通道作为层间连接，共同连接个别电路组件，提供集成电路所需要的功能性。典型地，需要多个金属线层与信道层堆栈在彼此顶部，用来实行所有内部电路组件与I/O(输入/输出)、电路设计的电源与接地垫之间的连接。 

对于极度规模化的集成电路，信号传输延迟不再受限于电路组件，例如场效晶体管与类似物，但是由于电路组件密度增加需要更多的电连接数目，所以受限于金属线的近端，横切面积减小造成线对线电容增加以及线的传导性降低。因此，传统的介电质，例如二氧化硅(k＞4) 与氮化硅(k＞7)被具有较低介电常数的介电材料取代，也指具有3或更小介电常数的低k介电材料。然而，相较于已知的介电二氧化硅与氮化硅，低k材料的密度与机械稳定性或强度明显较低。结果，在形成金属化系统与集成电路任何后续制造工艺的过程中，产率取决于这些敏感介电材料与他们附着到其他材料的机械特性。 

除了具有介电常数3或更小的介电材料降低机械稳定性的问题之外，在最后组装精密半导体装置的过程中，由于不同材料对应热膨胀的热错配造成芯片与封装之间的交互作用，这些材料影响装置的可靠度。例如，在制造复杂集成电路过程中，可使用连接技术，已知是覆晶包装技术(flip chip packaging technique)，将封装载体连接至芯片。相较于已经建立的打线接合技术，其中适当的接合垫定位在芯片最后金属层的周围，通过通道可连接至封装的对应终端，在覆晶技术中，可在最后的金属化层上形成个别的凸块结构，连接封装的个别接触垫，有焊接材料形成在接触垫上。因此，在回流凸块材料之后，可在最后金属化层上的终端金属与封装载体的接触垫之间，形成可靠的电性与机械连接。在这方法中，可提供非常多的电连接，以较低的接触电阻与寄生电容，通过最后金属化层的整个芯片面积，因而提供IO(输入/输出)电容，这是复杂集成电路，例如CPU、储存内存与类似物所需要的。在连接凸块结构与封装载体的对应工艺顺序过程中，可施加某程度的压力与热至组合装置，用来建立芯片上各个凸块与封装基板上凸块或垫之间可靠的连接。然而，热或机械诱导的压力可作用在较下方的金属化层，可典型地诱导低k介电或甚至超低k(ULK)介电材料，由于机械稳定性与对其他材料的附着降低，因而明显增加产生破裂、分层缺陷的可能性。 

特别地，当回流焊接材料而后将焊接材料固化，将封装基板实际连接至半导体晶粒(die)，在半导体晶粒的凸块结构与封装基板的凸块结构之间形成金属间连接时，有一个明显的错误机制。在这个过程中，半导体晶粒与封装基板彼此机械耦合，并且加热至焊接材料的熔点以上，因而回流焊接材料以及形成金属间连接。而后，冷却组合装置，亦即半导体晶粒与封装基板，然而造成产量损失，详细说明参考图1a至图1i。