[发明专利]多核处理器、多核处理器的调试系统和调试方法

权利要求书

1.一种多核处理器，包括多个处理器核和对应设置在每个处理器核上的测试访问端口TAP，其特征在于，还包括测试访问端口控制器和调试连接器，所述测试访问端口控制器设置有与JTAG仿真器相连接的接口，用于接收从JTAG仿真器输入的测试信息；所述调试连接器是所述测试访问端口控制器和所有测试访问端口TAP之间的连接转换接口，且所有的测试访问端口TAP是以并行的方式接入所述调试连接器；所述测试访问端口控制器控制所述调试连接器将待测处理器核的测试访问端口TAP接入所述JTAG仿真器。

2.如权利要求1所述的多核处理器，其特征在于，所述测试访问端口控制器包括TAP状态机和旁路单元，所述旁路单元的值接入所述TAP状态机，用于控制所述TAP状态机是否指示进入数据扫描链，且所述旁路单元与调试连接器之间为串行连接，所述串行连接是指所述旁路单元的内部输出与所述调试连接器的测试数据输入TDI相连接，所述调试连接器的测试数据输出TD0接入所述旁路单元的外部输出。

3.如权利要求1所述的多核处理器，其特征在于，所述调试连接器包括TAP选择模块、第一路多选模块和第二路多选模块，所述TAP选择模块用于从所述测试访问端口控制器中接收待测处理器核的测试访问端口TAP的编号，并将该编号转化为所述第一路多模块和第二路多选模块的控制信号，所述控制信号用于控制所述第一路多选模块将测试模式信号TMS输出给所述编号所对应的测试访问端口TAP，还控制所述第二路多选模块接收所述编号对应的测试访问端口TAP的测试数据输出并将所述测试数据输出反馈给所述JTAG仿真器。

4.如权利要求3所述的多核处理器，其特征在于，所述TAP选择模块包括依次相连的扫描单元、TAP选择单元和译码单元，所述扫描单元与所述测试访问端口控制器和TAP选择单元相连接，并受到所述测试访问端口控制器输出的TAP Select信号的控制；所述TAP选择单元与所述扫描单元和译码单元相连接，并受到由测试访问端口控制器发出的Update_en信号的使能；所述译码单元与所述TAP选择单元相连接，且所述译码单元的译码结果作用于所述第一路多选单元和第二路多选单元；当测试访问端口控制器向所述扫描单元发出TAPSelect信号，所述扫描单元从所述测试访问端口控制器中接收待测处理器核的编号；所述TAP选择单元在Update_en信号的使能时，将所述扫描单元中的接收到的所述编号写入所入TAP选择单元并由所述TAP选择单元驱动所述译码单元进行译码，所述译码单元将译码的结果作用于第一路多选单元和第二路多选单元。

5.如权利要求1至5中任一项所述的多核处理器，其特征在于，还包括系统调试控制器SDC，所述系统调试控制器SDC与测试访问端口控制器和各个处理器核的测试访问端口TAP相连接，且各个处理器核的测试访问端口TAP是以并行的方式接入所述系统调试控制器SDC，所述系统调试控制器SDC用于在有处理器核均进入调试状态后向所述测试访问端口控制器输出调试响应信号。

6.如权利要求5所述的多核处理器，其特征在于，所述系统调试控制器SDC包括：调试状态机、测试访问端口调试请求接收寄存器、芯片调试响应发送寄存器、处理器核调试请求发送寄存器、处理器核调试响应寄存器、系统控制器，所述调试状态机的输入与所述测试访问端口控制器调试请求发送寄存器和处理器核调试响应接收寄存器相连接，输出与所述测试访问端口调试响应发送寄存器、处理器核调试请求发送寄存器和系统控制器相连接；所述调试状态机包括六个状态，分别是：IDLE状态、IP_ACK状态、IP_REQ状态、CHIP_ACK状态、CHIP_REQ状态和IP_WAIT状态。

7.一种用于权利要求1至7中任一项所述的多核处理器进行调试的调试系统，包括JTAG仿真器和调试主机。

8.一种多核处理器的调试方法，其特征在于，包括步骤：

步骤A，调试主机循环访问测试访问端口控制器，直到获得测试访问端口控制器发出的调试响应信号；

步骤B，调试主机对测试访问端控制器进行配置，使测试访问端口控制器通过调试连接器将待测处理器核接入所述调试主机的扫描链；

步骤C，调试主机对待测处理器核进行调试。