[发明专利]交换单元芯片、路由器及信元信息的发送方法

说明书

技术领域

本发明实施例涉及数据交换技术，尤其涉及一种交换单元芯片、路由器及信元信息的发送方法。

背景技术

目前大容量路由器的交换单元主要采用共享缓存结构，所有的输入和输出端口访问同一块缓存，在每个时钟周期(Clock Cycle)，所有的输入输出端口可以同时读写，大大提高了交换单元的处理能力。但是，因为缓存读写周期(Memory access cycle)的限制，一个N进N出的交换单元可以线速处理的信元大小(cell length)和其链路的速率(link speed)存在如下关系：在主频为400MHz双端口读写处理，link speed为10Gbps，满足纯64Byte信元线速的条件下，N＜＝20，即交换芯片的芯片之间的物理连接(Serdes)个数不超过20根，这显然大大限制了交换单元芯片的物理连接数目。

将交换单元完全地从物理上分割成几个部分是现有技术解决缓存读写周期限制的一个处理方法。例如，一个128个Serdes的交换单元，根据缓存读写周期、链路处理速率、信元大小和链路个数的制约关系，确定链路数目限制，然后就将交换单元分成多个小单元，分别独立地进行数据交换处理。

在实现本发明过程中，发明人发现现有技术中至少存在如下问题：现有技术并不是从本质上解决问题，而是采用独立的小单元来拼凑而成交换单元，所有的小单元都完全一样，从资源利用和单元拼接处理上都不利于系统的扩展；而且，因为数据信元被需要分发到不同的小单元，还增加了分发均流和重排的代价，还可能因分发不均匀而导致性能下降。

发明内容

本发明实施例提供一种交换单元芯片、路由器及信元信息的发送方法，以满足互联网更高流量的交换需求。

本发明实施例提供一种交换单元芯片，包括：

具有多个输入端口的信元输入模块，用于缓存通过各输入端口接收到的信元信息，根据对应分配规则对缓存的信元信息中的数据信元进行分配，并根据分配结果将从缓存中读取的数据信元发送给队列引擎模块；

所述队列引擎模块与所述信元输入模块连接，其包括多个独立的数据队列引擎子模块，各数据队列引擎子模块用于接收所述信元输入模块根据所述对应分配规则所发送的数据信元，并将所述数据信元存储在所述数据队列引擎子模块中对应的队列中；

具有多个输出端口的信元输出模块，用于根据调度规则对多个数据队列引擎子模块中所存储的数据信元进行调度，并通过对应的所述输出端口向外发送。

本发明实施例提供一种路由器，包括本发明各实施例所提供的交换单元芯片。

本发明实施例还提供一种信元信息的发送方法，包括：

交换单元芯片中的、具有多个输入端口的信元输入模块缓存通过各输入端口接收到的信元信息，根据对应分配规则对缓存的信元信息中的数据信元进行分配，并根据分配结果将从缓存中读取的数据信元发送给交换单元芯片中的队列引擎模块；所述队列引擎模块与所述队列引擎模块连接，并包括多个独立的数据队列引擎子模块；

所述交换单元芯片中的各数据队列引擎子模块接收所述信元输入模块根据所述对应分配规则所发送的数据信元，并将所述数据信元存储在所述数据队列引擎子模块中对应的队列中；

所述交换单元芯片中的、具有多个输出端口的信元输出模块根据调度规则对多个数据队列引擎子模块中所存储的数据信元进行调度，并通过对应的所述输出端口向外发送。

本发明实施例提供的交换单元芯片、路由器及信元信息的发送方法中，通过将芯片分为若干个独立的数据处理单元，并通过采用性能良好的数据信元分发算法，保证不同的数据处理单元的队列状态一致性，能够满足互联网的更高流量交换需求。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例交换单元芯片结构示意图；

图2为本发明实施例交换单元芯片的结构模块示意图；

图3为本发明实施中信元输入模块的结构示意图；

图4为本发明实施例中交换单元芯片中IQ信元的读取示意图；

图5为本发明实施例中数据表示意图；

图6为本发明实施例分发算法实施过程中的信息矩阵表示意图；

图7为本发明实施例分发算法实施过程中的QE选择一示意图；

图8为本发明实施例分发算法实施过程中的QE选择另一示意图；