[发明专利]可操作于超负荷应力模式的存储器装置

说明书

技术领域

本发明有关于一种可操作于超负荷应力模式的存储器装置、对存储器装置进行超负荷应力模式的方法及侦测存储器装置的漏电流的方法，尤指一种通过隔离字元线的设计和超负荷应力模式的方法的可操作于超负荷应力模式的存储器装置、对存储器装置进行超负荷应力模式的方法及侦测存储器装置的漏电流的方法。

背景技术

在动态随机存取存储器(DRAM)中，和字元线(word line)有关的漏电流路径通常是主要的存储器缺陷之一。漏电流路径有可能是存储器的制程中的污染颗粒，或是字元线间的短路所造成。可是有些漏电流路径并不牢固(weak)，也就是说，有些漏电流路径所造成的漏电流可能很微弱。但因为先前技术的测试方法在测试之前并不会强化不牢固的漏电流路径，所以无法侦测到所有关于字元线的漏电流路径。因此，利用先前技术的测试方法很难将所有的漏电流路径找出来。

发明内容

本发明的主要目的在于提供一种本发明有关于一种可操作于超负荷应力模式的存储器装置、对存储器装置进行超负荷应力模式的方法及侦测存储器装置的漏电流的方法，通过隔离字元线的设计和超负荷应力模式的方法的可操作于超负荷应力模式。

本发明的一实施例提供一种可操作于超负荷应力模式的存储器装置。该存储器装置包含M条隔离字元线(isolation word line)、多条主动字元线(active word line)、多条位元线(bit line)、M个第一开关及M个第二开关。该M个第一开关中的每一第一开关具有一第一端，用以接收一低电压，一第二端，用以接收一第一控制电压，一第三端，耦接于一条隔离字元线；该M个第二开关中的第4n+1个第二开关具有一第一端，用以接收一第一应力电压(stress voltage)，一第二端，用以接收一第二控制电压，一第三端，耦接于第4n+1条隔离字元线；第4n+2个第二开关具有一第一端，用以接收一第二应力电压，一第二端，用以接收该第二控制电压，一第三端，耦接于第4n+2条隔离字元线；第4n+3个第二开关具有一第一端，用以接收该第一应力电压(stress voltage)，一第二端，用以接收该第二控制电压，一第三端，耦接于第4n+3条隔离字元线；第4n+4个第二开关具有一第一端，用以接收该第二应力电压，一第二端，用以接收该第二控制电压，一第三端，耦接于第4n+4条隔离字元线；其中M为4的正整数倍，n为正整数或零，4n M-4，且每连续二条隔离字元线之间具有二条主动字元线，该二条主动字元线及该多条位元线用以控制多个存储细胞(memory cell)。

本发明的另一实施例提供一种对存储器装置进行超负荷应力模式的方法。该方法包含关闭该M个第一开关；开启该M个第二开关，使得该第4n+1条隔离字元线及该第4n+3条隔离字元线接收该第一应力电压，该第4n+2条隔离字元线及该第4n+4条隔离字元线接收该第二应力电压，其中该第一应力电压和该第二应力电压不同；及程序化该多条主动字元线的电位。

本发明的另一实施例提供一种侦测存储器装置的漏电流的方法。该方法包含关闭该M个第一开关及该M个第二开关；激活(activate)该多条主动字元线和该存储器装置的多个存储细胞至一逻辑高电位；电荷分享一第一预定时间；及开启一电压感测电路，以判断是否有漏电流路径存在于该多条主动字元线与该M条隔离字元线之间。

本发明的另一实施例提供一种侦测存储器装置的漏电流的方法。该方法包含激活该多个存储细胞至一逻辑高电位，以及浮接(floating)该多条主动字元线；对该存储器装置执行一超负荷应力的方法，以保持该M条隔离字元线在该逻辑高电位；电荷分享一第二预定时间；关闭该M条隔离字元线和该多条主动字元线；重新激活该多条主动字元线；及读取该多个存储细胞的电位，以判断是否有漏电流路径存在于该多条主动字元线与该M条隔离字元线之间。

本发明的另一实施例提供一种侦测存储器装置的漏电流的方法。该方法包含激活二条隔离字元线之间的二条主动字元线中的一条主动字元线至一逻辑高电位，以及浮接该二条主动字元线中的另一条主动字元线；激活对应于具有该逻辑高电位的主动字元线的多个第一存储细胞至该逻辑高电位，以及写入对应于具有该浮接的主动字元线的多个第二存储细胞至一逻辑低电位；写入该逻辑高电位至多条位元线；电荷分享一第三预定时间；及读取该浮接的主动字元线的电位，以判断是否有漏电流路径存在于该浮接的主动字元线与该逻辑高电位的主动字元线之间。