[发明专利]非易失性存储装置及用于处理其配置信息的方法

说明书

相关申请的交叉引用

本申请根据35U.S.C.§119(a)要求于2010年7月2日向韩国知识产权局提交的韩国专利申请No.10-2010-0063761的优先权，其全部内容通过引用合并于此。

技术领域

本发明涉及一种非易失性存储装置，更具体而言，涉及一种用于处理储存在配置信息存储块中的多个配置数据组的技术。

背景技术

作为一种非易失性存储装置，快闪存储装置包括用于储存多个配置数据组的配置信息存储块。配置信息存储块被指定给存储器件中的特定的块，并由多个非易失性存储单元构成。作为参考，这样的配置信息存储块被称为码地址存储器(CAM，code address memory)。

储存在配置信息存储块中的所述多个配置数据组中的每个都包括内部偏置信息、内部逻辑配置信息、故障地址信息和冗余信息中的任何一个。在首先向非易失性存储装置施加功率并执行功率初始化的加电操作时段中，由页缓冲器检测并输出储存在配置信息存储块中的所述多个配置数据组。此时，执行用于确定由页缓冲器输出的所述多个配置数据组的大数(majorities)的过程，并且将确定结果储存为多个配置信号。“大数”可以被定义为在一组比特中具有大多数为逻辑“1”的比特。所述一组比特可以是例如8个比特。

作为参考，当配置数据组中的每个被编程至配置信息存储块时，为了增加可靠性，每个配置数据组中的全部的相应的数据都被编程为相同的值。例如，当假设一个配置数据组由8比特的配置数据构成时，8个“1”被编程至配置信息存储块。当页缓冲器检测并输出储存在配置信息存储块中的配置数据组时，可以根据被编程的状态和检测能力来输出具有各种值——例如“11111111”、“11111000”等等——的输出数据。通过确定被输出的8比特的数据信号的大数来检测最终数据值。也就是说，如果8比特的数据信号中的大多数的数值为“1”，则将“1”确定为最终数据值。否则，将“0”确定为最终数据值。

在加电操作时段期间以此方式执行配置信息处理。在这点上，如果所述多个配置数据组的数目很多，则每次初始化功率时需要很长时间来处理配置信息。因此，在本领域中需要一种用于解决此问题的技术。

发明内容

在本发明的一个实施例中，一种非易失性存储装置包括：存储器件，所述存储器件包括用于储存多个配置数据组的配置信息存储块；以及配置信息处理电路，所述配置信息处理电路被配置为在第一控制时钟信号的控制下，确定在作为加电操作的初始阶段的第一时段期间从存储器件输出的配置数据组的大数，并在周期比第一控制时钟信号的周期短的第二控制时钟信号的控制下，确定在第一时段之后的第二时段期间从存储器件输出的配置数据组的大数。

在本发明的另一个实施例中，一种非易失性存储装置包括：功率稳定检测电路，所述功率稳定检测电路被配置为检测功率是否稳定；控制时钟输出单元，所述控制时钟输出单元被配置为根据功率稳定检测电路的检测结果而将第一控制时钟信号和周期比第一控制时钟信号的周期短的第二控制时钟信号中的任何一个输出作为输出时钟信号；以及配置数据处理单元，所述配置数据处理单元被配置为在输出时钟信号的控制下确定依次从配置信息存储块输出的多个配置数据组的大数，并输出确定结果作为多个配置信号。

在本发明的又一个实施例中，一种用于在加电操作期间处理多个配置数据组的方法，包括以下步骤：在第一控制时钟信号的控制下，确定多个配置数据组之中的在作为加电操作的初始阶段的第一时段期间输出的配置数据组的大数；并且在周期比第一控制时钟信号的周期短的第二控制时钟信号的控制下，确定在第一时段之后的第二时段期间从存储器件输出的配置数据组的大数。

附图说明

结合附图描述特征、方面和实施例，其中：

图1是根据本发明的一个实施例的非易失性存储装置的配置图；

图2是示出图1所示的数据确定部的一个实施例的电路图；

图3是根据本发明的另一个实施例的非易失性存储装置的配置图；以及

图4是示出图3所示的数据确定部的内部操作的时序图。

具体实施方式

以下将结合附图通过示例性的实施例来说明根据本发明的非易失性存储装置及用于处理其配置信息的方法的各个实施例。