[发明专利]批量图像数据的实时处理方法及系统无效

专利信息
申请号: 201110035113.1 申请日: 2011-02-09
公开(公告)号: CN102117478A 公开(公告)日: 2011-07-06
发明(设计)人: 张海涛;邱联奎;张聚伟;张松灿;梁云朋 申请(专利权)人: 河南科技大学
主分类号: G06T1/60 分类号: G06T1/60
代理公司: 郑州睿信知识产权代理有限公司 41119 代理人: 陈浩
地址: 471003 河*** 国省代码: 河南;41
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 批量 图像 数据 实时处理 方法 系统
【说明书】:

技术领域

发明属于工控领域,涉及一种将工业现场产生的大批量串行高速图像数据进行实时处理的方法及系统。

背景技术

在棉花异纤分拣机中,主控制器在对大批量棉花图像数据进行实时处理的同时,需要将整帧数据同时传送至上位机,以便调整图像设备参数,监控运行状态。然而目前,异纤分拣机开始采用嵌入式控制器作为主控制器。遗憾地是,许多嵌入式控制器在接收每帧图像数据后,难以进行实时处理和网络传输。这主要是由于以下原因:一是嵌入式主控制器主要是利用帧间时间进行数据处理和网络传输,而图像帧间的时间较短,因而进行实时处理和网络传输的时间较短;二是每帧图像数据量较大,实时处理和网络传输需要花费较多的时间。为此,目前棉花分拣机采用了抽帧的方法来解决这一问题,但这种方法不仅影响了系统的控制性能,而且也不利于实时监控。

因此,需要针对这一领域,研制大批量图像数据的实时处理电路,以便留下足够的时间用于完成图像数据的实时处理和网络传输。

目前棉花异纤分拣机中应用的工业摄像机,比如德国BASLER L304kc摄像机,在目前使用的RGB表示方法中,每个像素的红绿蓝数据都由8位二进制数表示,总共需24位数据,但是异纤分拣机需要进行图像处理、实时控制和网络传输,因而需要选择高档的32位微控制器作为主控制器,32位的RAM存储器暂存一行数据,32位的SDRAM暂存一帧数据。针对图像数据位数与存储器和微控制器位数的不匹配,在目前的处理方法中,是将32位存储器的高8位置0,然后和24位图像数据一起进行存取处理。这种设计方法虽然简化了电路,但在使用DMA方式将行图像数据从RAM复制到SDRAM时,由于连续寻址所以增加了8位冗余位,从而增加了图像数据处理和网络传输的时间。针对这种设计方法的不足,我们提出了一种硬件电路设计方法,每接收4个24位像素点的图像数据,就将其组成3个32位数据,然后进行存储和传输,从而减少了图像数据处理和网络传输的时间。

发明内容

本发明的目的是提供一种批量图像数据的实时处理方法及系统,以解决现有方法及系统难以对接收的大量图像数据进行实时处理、实时控制和网络传输的问题。

为实现上述目的,本发明的批量图像数据的实时处理系统包括:

信号转换模块,用于将来自于工业现场的高速串行图像数据转换为28位TTL/COMS电平信号;

1个24位缓冲器,用于缓冲24位并行的图像数据;

4个24位锁存器,用于锁存1组图像信号,以便按组进行处理;其中每个24位锁存器用于锁存每个像素的24位数据信号;

3个32位锁存器,用于锁存每组像素的96位数据信号;

3个32位缓冲器,用于控制32位图像数据向双端口SRAM的写入;

分频器和3个延时器,用于获得所需的时钟信号;

1个10位计数器,用于获得双端口SRAM的低10位地址信号;

1个32位双端口SRAM,分成上下半区,上下半区都可以存储1行图像数据;

1个32位嵌入式控制器,用于读取32位双端口SRAM中的数据并对数据进行处理;

1个SDRAM,用于暂存1帧图像数据;

所述信号转换模块输出的24位图像数据输入24位缓冲器中,该24位缓冲器的输出端分别连入4个24位锁存器的输入端,该4个24位锁存器的输出端分别对应连入3个32位锁存器的输入端,该3个32位锁存器的输出端分别对应连入3个32位缓冲器的输入端,该3个32位缓冲器的输出端均连入32位双端口SRAM的左数据端口,该32位双端口SRAM的输出端连入嵌入式控制器的输入端,该嵌入式控制器的输出端与SDRAM的输入端相连;所述信号转换模块输出的像素时钟和帧、行有效信号分别输入分频器中,该分频器的输出端分别连入3个延时器的输入端,一延时器的输出端连入10位计数器的输入端,该10位计数器的输出端连入32位双端口SRAM的左地址端口。

进一步的,系统还包括1位计数器,用于获得双端口SRAM的第10位地址信号,该1位计数器的输入端连有帧、行有效信号,输出端连入32位双端口SRAM的输入端。

进一步的,所述3个延时器分别为第一、第二、第三延时器,所述分频器的输出分别连入第一、第二延时器,第一延时器的输出分别连入4个24位锁存器,所述第二延时器的输出分别连入3个32位锁存器的输入端,所述第二延时器的输出经过与门、或门处理后连入第三延时器的输入端,该第三延时器的输出连入10位计数器的输入端。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于河南科技大学,未经河南科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201110035113.1/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top